МАРИЙСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

Кафедра проектирования и производства ЭВС

Учебно-методический комплекс по дисциплине «Вычислительные машины, системы и сети»

Для направления/специальности 65.19.00 Автоматизация и управление

21.01.00 Управление и информатика в технических системах

Рассмотрено и утверждено на заседании кафедры от «_»______2006г.

Заведующий кафедрой Стешина Л.А.

Йошкар-Ола

2006

Содержание

Введение 70

-Государственный образовательный стандарт высшего профессионального 74

Основываясь на этих знаниях , дисциплина «Вычислительные машины , системы и сети 75

В результате изучения дисциплины студент должен знать 75

Наименование тем 75

Классификация вычислительных систем, типы 77

Одно- и многопрограммный режим работы вычислительного устройства 77

Архитектурные особенности вычислительных систем 77

Архитектурные принципы Фон Неймана 77

Многопроцессорные вычислительные комплексы 77

Структуры многопроцессорных вычислительных комплексов 77

Основы модульного построения вычислителей . Структура ПЭВМ Вычислительные комплексы типа СМ и большие вычислительные комплексы 77

Агрегативные средства вычислительной техники (АСМТ-ПС) 77

Министерство образования Российской Федерации 90

Марийский государственный технический университет 90

Кошкин В.В. 90

ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ, СИСТЕМЫ И СЕТИ 91

Курс лекций 91

по дисциплине «Вычислительные машины, системы и сети» 91

для студентов специальности. 210100 – 91

Управление и информатика в технических системах 91

Йошкар-Ола, 2003 91

УДК.681. 31 92

ББК 92

В 92

Вычислительные машины, системы и сети. Курс лекций: Конспект лекций по дисциплине «Вычислительные машины, системы и сети» для студентов спец. 210100 - Управление и информатика в технических системах: / Сост. В.В.Кошкин.- Йошкар-Ола: МарГТУ, 2003, - 123с. 92

Приводятся основные принципы организации структуры вычислительных устройств и вычислительных систем, варианты их классификации, взаимодействие процессора с внешними устройствами, рассматриваются разновидности сетевых решений на основе ЭВМ. 92

Для студентов специальности 210100 - Управление и информатика в технических системах, а также студентов и аспирантов, специализирующихся в области разработки устройств и систем автоматического управления. 92

Печатается по решению 92

редакционно-издательского совета университета. 92

Рецензенты: кафедра математических и естественнонаучных дисциплин МФ МОСУ, заведующий кафедрой засл. деятель науки РМЭ, проф. М.Л.Николаев; 92

Начальник вычислительного центра филиала в Республике Марий Эл ОАО «ВолгаТелеком» В.Д.Суворов. 92

УДК 681.31 92

ББК 92

С Марийский государственный технический университет, 2003 92

ОГЛАВЛЕНИЕ 93

Лекция 1. СТРУКТУРА И АРХИТЕКТУРА ЭВМ И ВС 5 93

1. Понятие о структуре и архитектуре 5 93

1.2. Основные характеристики ЭВМ 6 93

Лекция 2 ОБМЕН ИНФОРМАЦИЕЙ В ЭВМ 7 93

2.1.Сигналы адреса, данных и управления 7 93

2.2.Организация магистралей. Распределение ресурсов в ЭВМ 9 93

Лекция 3 ПРОЦЕССОРЫ В ЭВМ. 93

СТРУКТУРА ГИПОТЕТИЧЕСКОГО ПРОЦЕССОРА. 11 93

3.1.Типы процессоров. Операционная и управляющая часть. 11 93

3.2.Полный цикл работы процессора 14 93

Лекция 4.УСТРОЙСТВА УПРАВЛЕНИЯ 15 93

4.1. Принципы программного управления 15 93

4.2.Устройства управления с жесткими связями 17 93

4.3. Микропрограммный принцип управления 18 93

Лекция.5.СПОСОБЫ ФОРМИРОВАНИЯ АДРЕСОВ В ЭВМ 20 93

5.1. Базовые способы адресации 20 93

5.2.Модификация адресов 22 93

Лекция 6. РЕАЛИЗАЦИЯ ПРОЦЕССОРОВ 24 93

6.1.Типы процессоров, классификация. 24 93

6.2 Микропроцессоры, микроконтроллеры 25 93

6.3. Секционированные микропроцессоры. 27 93

6.4. Вычислитель на ОМП 27 93

6.5. Структура на СМП 30 93

6.6. Организация шин в вычислителях на МП. 31 93

6.7. Многокристальные микропроцессоры 33 93

6.8..Арифметические и логические операции процессора. 33 93

Лекция 7.ПРОЦЕДУРА ВВОДА-ВЫВОДА 35 93

7.1.Способы обмена данными 35 93

7.2. Прямой доступ к памяти 36 93

7.3. Каналы ввода-вывода 37 93

Лекция 8.ИНТЕРФЕЙСЫ ЭВМ. 39 93

8.1 .Типы интерфейсов вычислительных устройств. 39 94

8.2 Последовательный интерфейс RS-232 41 94

8.3.Работа с параллельным портом (LPT) 49 94

8.4.Шина USB 51 94

8.5. Условия согласования 56 94

Лекция 9.ОРГАНИЗАЦИЯ СИСТЕМЫ ПРЕРЫВАНИЙ. 58 94

9.1.Способы прерываний. 58 94

Лекция 10. СТРУКТУРА ЭЛЕМЕНТОВ ПАМЯТИ 61 94

10.1. Иерархия устройств памяти 61 94

10.2.Модули памяти ОЗУ и ПЗУ 62 94

10.3. Ассоциативные запоминающие устройства 64 94

10.4.Безадресные схемы. Стек. 65 94

Лекция 11 ПРИНЦИПЫ ЗАПИСИ ИНФОРМАЦИИ НА МАГНИТНЫЕ НОСИТЕЛИ 67 94

11.1.ВЗУ. Спектр решений. 67 94

Лекция 12.КОНТРОЛЬ ИНФОРМАЦИИ В ЭВМ 68 94

12.1.Классификация методов контроля 68 12.2.Контроль выполнения преобразований. Диагностика. 69 94

Лекция 13. КЛАССИФИКАЦИЯ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ, ТИПЫ 73 94

13.1.Классификация систем 73 94

13.3.Использование пакетного режима 75 94

Лекция 14. АРХИТЕКТУРНЫЕ ОСОБЕННОСТИ ВЫЧИСЛИТЕЛЬНЫХ 94

СИСТЕМ 78 94

14.1. Архитектурные принципы Фон Неймана 78 94

14.2. Альтернативные структуры 79 94

Лекция 15. МНОГОПРОЦЕССОРНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ КОМПЛЕКСЫ 81 94

15.1.Принципы объединения процессоров с структурах 81 94

15.2.Структуры многопроцессорных вычислительных комплексов 82 94

15.3. Классификация по программной организации 85 94

Лекция 16.ОСНОВЫ МОДУЛЬНОГО ПОСТРОЕНИЯ ВЫЧИСЛИТЕЛЕЙ 87 94

16.1. Формальная модель синтеза структуры вычислителя 87 94

Лекция 17. АРХИТЕКТУРНЫЕ ОСОБЕННОСТИ ПОСТРОЕНИЯ ПЭВМ. 89 94

Лекция 18. ПРИМЕРЫ ПОСТРОЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ 94

КОМПЛЕКСОВ 89 94

18.1.Вычислительные комплексы типа СМ и большие вычислительные 95

комплексы 89 95

Лекция 19. АГРЕГАТИВНЫЕ СРЕДСТВА ВЫЧИСЛИТЕЛЬНОЙ 95

ТЕХНИКИ (АСВТ-ПС) 93 95

19.1.Агрегативные системы ПС320 93 95

19.2. Управляющий вычислительный комплекс ПС1001 95 95

19.3.Вычислительный комплекс ПС3000 98 95

19.4. Многопроцессорный вычислительный комплекс «Эльбрус» 100 95

Лекция 20.КОДИРОВАНИЕ ИНФОРМАЦИИ ПРИ ПЕРЕДАЧЕ 102 95

20.1.Необходимость кодирования информации 102 95

20.2.Простейшие коды для кодирования 104 95

Лекция 21.СЕТИ ПЕРЕДАЧИ ДАННЫХ 106 95

21.1.Сети, общие сведения, структура 106 95

21.2.Классификация сетей, особенности передачи информации в сетях 107 95

21.3.Одноранговые сети 108 95

21.4. Локальные сети. Шинная организация. 110 95

21.5. Принципы реализации технических средств сетей Ethernet. 111 95

21.6. Кольцевая ЛВС. 112 95

21.7. Бескабельные линии связи. 113 95

Лекция 22.ГЛОБАЛЬНЫЕ ВЫЧИСЛИТЕЛЬНВЫЕ СЕТИ. 115 95

22.1. Современные виды компьютерных услуг. 115 95

22.2.Принципы передачи информации по телефонным линиям. 116 95

22.3. Методы реализации основных функций модемов. 118 95

22.4. Протоколы представления цифровой информации (файлов). 120 95

Лекция 1. СТРУКТУРА И АРХИТЕКТУРА ЭВМ И ВС 96

1.1. Понятие о структуре и архитектуре 96

Любую систему принято представлять ее моделью. В ЭВМ чаще всего в качестве модели применяют структурную схему. 96

Структура ЭВМ отображает основные функциональные блоки и связи между ними, а также может включать вспомогательные блоки. Типо­вая структура вычислителя представлена в виде (Рис.1). 96

Рис.1 Структура простейшей ЭВМ. 96

Структурная схема дает представление о составе вычислителя, но временные диаграммы и условия функционирования не определены. В основе структурного построения модульный принцип. Каждый модуль отображается прямоугольником с соответствующими связями. 96

Структурная схема считается обязательным документом при пояснении состава изделия, но не дает полных сведений о взаимодействии блоков между собой и непосредственной работы самих блоков. Это касается вопросов адресации, распределения адресного пространства, реализации системы прерываний, приоритетов и начальных загрузчиков. Поэтому ввели для более полного описания функционирования системы термин – архитектура. В технической документации нет такого понятия, поэтому он характерен для описания основных принципов работы вычислителя и охватывает как саму структуру,так и характеристики памяти, способы и виды предоставления информации, условия функционирования и т.д. 96

Первоначально термин «архитектура» применялся для формального описания вычислителя. В частных случаях конкретные реализации вычислителей были описаны, но для обобщенной структуры полного описания не найдено. После чего этот термин стали использовать для углубленной характеристики работы самого вычислителя. 96

1.2. Основные характеристики ЭВМ 97

На протяжении своего развития вычислительные машины претерпели большие изменения как в своем аппаратном составе, так и по основным характеристикам. Но перечень таких характеристик остался примерно постоянным. Причем эти характеристики нельзя распределить по приоритетам, все они важны и каждая говорит о тех или иных параметрах устройства. Наиболее важными считаются следующие. 97

1. Быстродействие – измеряется в единицах времени. Показывает интервал времени в течении которого выполняется одна короткая операция, как правило, часть команды. Например, пересылка между регистрами, или сложение содержимого двух регистров. Быстродействие определяется элементной базой и частотой тактового генератора. Как правило, это время берется несколько большим, чем задержка при выполнении самой длинной операции в АЛУ процессора. 97

На эту характеристику не оказывает влияние ни тип адресации, ни порядок записи информации в память. 97

2.Производительность – характеризует число, количество операций, выполняемых вычислительной системой за единицу времени. Это число будет зависеть от характера выполняемых команд. Короткие команды дадут большие значения, длинные - наоборот. Поэтому для более объективного решения производительность оценивают на наборах команд (смесях). Часто используют смеси Гибсона. Два вычислителя по производительности можно сравнивать, контролируя лишь время выполнения одной и той же смеси. 97

3.Разрядность представления данных. Принято считать данные в байтах 1,2,4,8 байтов. Полная разрядность данных в вычислителях называется словом. Аппаратная часть (АЛУ) выполняет операцию над полным словом одновременно, но алгоритмы вычислителей позволяют получать результаты над словами двойной и более длины. Плата за это – пропорциональное увеличение времени. Основным считают разрядность слова. Произвольный специализированный вычислитель может иметь разрядность отличную от стандартных – например 26 разрядов. 97

4.Адресная составляющая (разрядность адресуемой памяти). Разрядность адреса число адресных разрядов, показывающих максимальный объем памяти, к которой возможно адресоваться напрямую. При этом время доступа к памяти минимально. В микроконтроллерах это 16 разрядов (64К), в малых вычислителях 20 разрядов (1Мб), в вычислительный системах -24,32 разряда. Объем памяти вычислителя в общем случае не ограничен сверху. Разделяют лишь оперативную память , ОЗУ, имеющую непосредственный доступ (прямоадресуемая память), и ВЗУ – внешняя память, данные, из которой считываются последовательно. 97

5.Система команд. Сегодня преобладающими являются две системы команд 97

1) Вычислители с системой DEC ориентированы на промышленное оборудование, оборудование управления. 97

2) Вычислители с системой IBM. Более распространены как ЭВМ широкого применения. 97

3) Специализированные вычислители могут иметь свою систему команд, более удобную для частных применений. 97

Лекция 2 ОБМЕН ИНФОРМАЦИЕЙ В ЭВМ 98

2.1.Сигналы адреса, данных и управления 98

Рассмотрим структурную модель простейшего вычислителя ( Рис.1.) 98

Функционирование ЭВМ определяется жесткой последовательностью сигналов адреса, управления и данных. При этом сигналы управления наиболее изменчивы. Они активизируют различные функциональные блоки и поэтому зависят от режима работы, от типа выполняемой команды. Сигналы адреса более постоянны. Источник этих сигналов – процессор. Они всегда однонаправлены от процессора и для того, чтобы увеличить их мощность (по току) стремятся ША формировать через буфер (например, регистр). Если такой регистр имеет по выходу три состояния, ЭВМ может работать и в режиме прямого доступа к памяти (ПДП). Тогда источником адреса становится контроллер ПДП, а регистр переводится в третье состояние, отключая процессор от шины. Разрядность шины адреса – типовая, в контроллерах 16,20,24,32. 98

В общем случае необязательно все разряды адреса передавать через буфер. В буфере фиксируются те разряды, которые необходимы в нескольких функциональных блоках. На временной диаграмме сигналы адреса показывают следующим образом: 98

Поскольку ША многоразрядная, а приводится лишь одна линия ( один разряд), такая запись показывает, что адрес на различных разрядах может быть «1» и «0» одновременно. 98

Сигналы данных также представлены шиной. Ее разрядность 8,16,32. В отличие от адреса, эта шина двунаправлена. В качестве буфера данных применяют двунаправленные регистры и шинные формирователи типа АП (589АП2) и элементы ВА (588ВА1). Сигналы данных на временной диаграмме отображаются в интервале текущего адреса соответствующей длительности. Поскольку ШД не ограничена по длине, следует всегда проверять нагрузочную способность буферных элементов. И в случае невыполнения выбирать требуемую схему. Буферы в шине данных обязательны. 98

Шина управления (ШУ) объединяет достаточно условно сигналы для активизации (включено., выключено.) отдельных функциональных блоков. Каждый такой сигнал индивидуален и объединяют их в шину только для упрощения структурной схемы. Представленная структура является трехшинной, поскольку сигналы управления объединены в самостоятельную шину. 98

На практике обычно приводят двухшинную или одношинную организацию. При этом сигналы управления условно не показывают. 98

Последовательность прохождения сигналов по шинам следующая Процессор выставляет на ША текущий адрес. По этому адресу из ПЗУ по сигналу чтения на ШД передается код операции (КОП). Буфер данных при этом настроен на прием. Поэтому КОП фиксируется в регистре процессора. Процессор, приняв КОП, расшифровывает его и настраивает внутренние функциональные блоки и связи на выполнение текущей операции. По сигналам синхронизации во внутренних регистрах процессора фиксируются преобразованная информация. Эта последовательность сохраняется при обращении и к другим источникам информации. 98

2.2.Организация магистралей. Распределение ресурсов в ЭВМ 98

Современные вычислители строятся по магистрально-модульному принципу (ММП). Он подразумевает, что обмен информацией производится между двумя модулями: источником и приемником. При этом из большинства модулей только источником может быть ПЗУ ( схема постоянной памяти). Процессор, ОЗУ, устройства ввода-вывода информации могут быть как источниками, так и приемниками . 99

Связь между источником и приемником осуществляется по магистрали данных( ШД). Адресные же сигналы необходимы для выделения второго блока: первый – процессор, а второй – ячейка (внешний регистр, ОЗУ, ПЗУ). Простейшая конструкция модульного типа представляет из себя печатную плату с системой шин, на которых помешены розетки для подключения функциональных блоков. Если поменять расположение блоков в розетках, то изменится адрес этих блоков. В универсальных системах этот способ приводит к изменению приоритетов. Но при этом следует учитывать, что сигналы управления также следует коммутировать. Помимо двухшинной организации, существуют вычислители с совмещенной шиной адреса и данных. 99

При этом сигналы адреса и данных по шине передаются последовательно, один за другим. 99

При таком способе время цикла возрастает, но аппаратные затраты (площадь под металлические слои) меньше. Эта организация больше приспособлена к модульному подходу: каждая розетка имеет связь со всеми разрядами адреса и данных и всеми сигналами управления. Отсюда замена модулей в розетках не требует изменения в коммутации сигналов управления. Т.е. это более удобно для модульного построения. 99

Межмагистральная организация вычислителей. ( Рис.2) 99

Рис.2. Организация ЭВМ с мультиплексированной шиной 99

Процессор вместе с сопроцессором объединяется по локальной шине, т.е. все сигналы доступные главному процессору находятся и сопроцессоре. Локальная шина через буферы связана с системной шиной, которая объединяет основные функциональные блоки. Эти блоки распределены по функциям: память – шина М, объединяющая модули памяти, шина расширения Х – через которую подключены внешние устройства. Эти шины также буферизованы. Наличие буферов позволяет коммутировать сразу шины или процессор с сопроцессором от системной шины S. Дальнейшее расширение модульного подхода 99

Рис. 3. Разделение локальной и системной шин в вычислителе 99

привело к появлению архитектуры открытых систем. Конкретные сигналы на ША и ШД при модульном построении должны быть определены, это достигается использованием стандартов. 100

Главный ресурс в ЭВМ – объем памяти. Поэтому распределение адресного пространства определяет архитектуру вычислителя. 100

Принято все адресное пространство изображать прямоугольником.(Рис.4).Нижний слой имеет 0000 адреса, верхний FFFF. Все адреса следует разделить, распределить между ПЗУ, ОЗУ, ВУ. Кроме того, часто в адресном 100

Рис. 4 Способ разделения адресного пространства пространстве выделяют экранное ОЗУ, а также BIOS. Обращение к той или иной области через адресное пространство, наиболее часто для этой цели используют дешифратор. 100

Лекция 3. ПРОЦЕССОРЫ В ЭВМ. 101

СТРУКТУРА ГИПОТЕТИЧЕСКОГО ПРОЦЕССОРА. 101

3.1.Типы процессоров. Операционная и управляющая часть. 101

Любая вычислительная машина имеет в своей структуре процессор как основную составляющую часть. Многообразие ЭВМ в основном определяется организацией процедуры обработки. Принято вычислительные машины разделять в зависимости от процессора: одно и много процессорные. На сегодня это деление условно, поскольку современные микропроцессоры сочетают в себе несколько процессоров. И по нормам десятилетней давности должны быть отнесены к многопроцессорной структуре. Поэтому для определенности целесообразно считать за один процессор один корпус, ориентируясь на конструктивное выполнение. 101

По функциям процессоры делятся на универсальные и специализированные. Первые выполняют типовой набор операций и любая задача может быть практически реализована. Вторые ориентированы в системе команд на выполнение редких специальных операций дополнительно к универсальным. Задача таких структур – оптимизировать время выполнения команд. Большинство процессоров имеют универсальную систему команд.. 101

Простейшая структура универсального процессора предусматривает операционное устройства (сумматор), два основных регистра и регистр расширения. Последовательно передавая информацию, такая структура позволит выполнить любую операцию через сложение/вычитание и последовательное преобразование. 101

Специализированные схемы включают «быстрые» преобразования за счет аппаратных средств. 101

По способу преобразования информации: последовательные схемы, параллельные процессоры, векторные и матричные процессоры, однородные вычислительные схемы (транспьютеры) 101

Последовательные структуры – универсальные, обычно в процессорах последующая команда выполняется после окончания предыдущей. Режим работы не влияет на последовательность выполнения команд: предыдущая завершилась, последующая началась. 101

Параллельные процессоры, как правило, многопроцессорные структуры, в которых возможно выполнение операций над частями операндов: одни схемы преобразуют младшую частью, другие среднюю, третьи -старшую частью слова данных. Но разделение операнда на части сегодня уже не используется. Этот подход остался на секциях, поэтому современные параллельные процессоры обрабатывают операнды одновременно, но команды различные. Синхронизация по времени, обеспечение операндов – задача довольно сложная, она решается усложнением программы. Это направление на сегодня развивается, но не очень успешно. 101

Векторные процессоры – параллельное включение нескольких процессоров, как правило, для работы с комплексными переменными, где каждый процессор обрабатывает свою координату. От параллельного включения отличается тем, что задача одна, а в предыдущем случае задачи могут быть различными. Их можно отнести к специализированным по специфике команд. 101

Матричные процессоры сочетают в себе параллельный ряд модулей и конвейер – несколько слоев последовательного преобразования. Структура используется для ускорения выполнения сложных преобразований (вектора, матрицы и т.д.). По своему назначению относятся к специализированным структурам. 101

Однородные вычислительные секции. Преобразование повышения скорости преобразования информации привели к разработке однородных вычислительных сред (ОВС). ОВС имеет матричную структуру процессора, в которой каждая ячейка выполняет одну не сложную но перестраиваемую операцию. Чтобы определить эти ячейки в таких структурах устанавливают связь каждой ячейки со всеми своими соседями. На сегодня в качестве ячеек ОВС применяют транспьютеры. Вариант микропроцессора с небольшим АЛУ. Но с множеством коммутаторов, позволяющих быстро передавать операнды. 102

Процессоры также делятся по условиям эксплуатации на широко применяемые и специализированные. Помимо рассмотренных параметров каждый процессор имеет характеристики ЭВМ (разрядность, DMA, тактовые частоты) 102

Структуру любого процессора как цифрового автомата можно представить состоящей из двух частей: управляющая и операционная части 102

Рис.5. Две составляющих части процессора 102

Операционная часть выполняет непосредственно преобразования операндов А и В, формируя выходной сигнал Y. Управляющая часть из КОП формирует множество управляющих сигналов, каждый из которых отвечает за настройку своего узла в операционной части. Эти сигналы принято называть микрокоманды, поскольку на каждый период сигнала синхронизации они свои. Управляющая часть – цифровой автомат, который в зависимости от входного КОП последовательно формирует микрокоманды. Его структура на сегодня преимущественно ПЛМ, ПЗЗ (программируемая логическая матрица). 102

Операционная помимо выходных сигналов Y по окончании каждой команды посылает в управляющую часть спец сигналы, называемые «признаки» (флаги). Эти сигналы необходимы для учета условий ветвления и как правило отражают наиболее характерные качества результата: 1) равенство результата 0, Z=1, 2) сигнал выходного переноса, С=1, 3) признак старшего разряда S=1. 102

Помимо трех основных встречаются : 1) переполнение OWR, 2)четность результата Р, 3) перенос из одной тэтрады в другую. 102

Признаки призваны помогать пользователю в управлении процедурой вычисления. В зависимости от типа процессора соотношение аппаратных составляющих управляющей части и операционной различно. 102

3.2.Полный цикл работы процессора 102

Работу процессора можно рассматривать согласно его синхросигналов, т.е. поделить время выполнения команды на составляющие. У процессора выделяют: 1) понятие такта 2) понятие цикла. 103

Такт – это интервал времени между двумя соседними тактовыми сигналами (период). Величина такта строго постоянна для всей вычислительной системы и определяется из наибольшей задержки при выполнении микрокоманды. Наибольшая задержка определяется временем преобразования в АЛУ + запись в регистр хранения. Тактовый генератор, определяющий этот интервал, может иметь и меньшую частоту, процессор простаивает. 103

Время цикла – интервал времени за который процессор из памяти считает или запишет туда операнды, при этом выполняется микрокоманды анализа, сохранения результата и анализа внешнего сигнала. Принято работу процессора представлять из различных циклов: выборка команд, чтение памяти, запись в память, цикл прямого доступа к памяти, цикл обработки прерываний и т.д. Такое деление принято в системах с командами типа IBM. В DEC структуре различают три типа основных циклов: ввод, вывод, ввод – модификация – вывод. 103

Приведем пример цикла для микропроцессора типа К580ВМ80. Первый цикл –выборка, с нее начинается выполнение любой команды. 103

В первом такте процессор выставляет начальный адрес(или адрес определенный предыдущей командой) и его содержимое по ШД идет в процессор и остается в регистре команд. Далее оно поступает на дешифратор. Код команды расшифровывается во втором такте, с учетом входных сигналов управления режима процессора. Если эти сигналы пассивны, процессор продолжает выполнять команду т.е настраивает внутренние коммутаторы на выполнение команды. Команда выполняется в течении 3,4,5 тактов. Фактически для выполнения команды достаточно одного такта. Дополнительные такты используются для записи результатов или чтения ШД. Т.о. длительность цикла, выборка для различных команд изменяется от 3 до 5 тактов. Вместе с адресацией в ПЗУ на первом такте устройство управления процессора выставляет на ШД слово состояния процессора (ССП). Это восьмиразрядный код несущий информацию о типе цикла. Любая команда начинается с выборки, поэтому в первом цикле всегда устанавливается код выборки. Длительность цикла равна периоду адресного сигнала на младшем разряде. 103

1.Назовите основные типы процессоров, используемых для «быстрых» вычислений 103

Лекция 4.УСТРОЙСТВА УПРАВЛЕНИЯ 104

4.1. Принципы программного управления 104

Считают, что начало организации вычислений в цифровом автомате было положено принципами программного управления. На начальном этапе эти принципы считались незыблемыми, но сегодня некоторые положения могут трактоваться необязательными. Выделяют 5 основных принципов программного управления: 1) информация кодируется в двоичной форме и разделяется на единицы информации, называемыми словами. Но помимо двоичной системы в технике применяют троичную (SD). Но применяют ее лишь для преобразователей и комбинационных схем, в которых управляющие сигналы практически не применяются. 104

2) Разнотипные слова подразделяются по способу использования, а не по системе кодирования: данные, адреса и коды команд осциллографом не различимы. Мы их различаем местом нахождения. 104

3) Слова информации размещаются в ячейки памяти машины и идентифицируются по номеру ячейки памяти. 104

4) Алгоритм выполнения задачи представляется в форме последовательности управляющих слов, которые определяют операции и слова информации. Такую последовательность называют кодами. 104

Программа – это последовательное выполнение команд в порядке обозначенном алгоритмом. Иногда программу определяют как алгоритм, представленный в терминах команд. Каждая операция (команда) может преобразовывать операнды различного уровня сложности. На сегодня различают три уровня: 1) микрокоманды: элементарное преобразование операнда. Например: занесение с входа в память, пересылка из одного регистра в другой, вывод содержимого регистра на выходных данных. Главное отличая микрокоманд – она выполняется за один такт синхронизации. Поскольку у тактового импульса два фронта, возможно, в рамках микрокоманды «протолкнуть информацию» через два регистра. На большее фронтов нет. Обычно микрокоманда составная часть операции. Любая микрокоманда состоит из двух действий: фиксации входа операнда в регистре (памяти) момент фиксации – фонт синхросигнала. И действие – фиксация выходного сигнала по срезу синхроимпульса. Длительность импульса необходима чтобы: а) закончить переходные процессы в регистре б) чтобы сигнал был преобразован комбинационной схемой и истинным стоял на входе регистра. Современная микрокоманда, как правило, элементарная операция АЛУ типа сложения. Микрокоманда присутствует в любом вычислителе, программно они же не ощущаются. 2) команды часто приравнивают к операциям. Например, сложение и вычитание. Действительно логически проще мыслить операцией. Поэтому, это наиболее распространенный вид управления, большинство современных вычислителей основано на командном уровне управления. команда включает в себя множество микрокоманд. Их число от единиц до десятков. При этом не обязательно помнить все микрокоманды текущей команды. Их последовательность формируется автоматически по жесткой программе. 3) Макрокоманды или тэги. Макрокоманды появились в силу того, что сложные процедуры требовали большого числа команд, обращений в память. Переход на макрокоманды сокращал число обращений в память, повышая тем самым скорость выполнения. В любой ситуации макрокоманды так же состояли из последовательности микрокоманды. В зависимости от вида управления информация, хранящаяся в памяти, представляется как формат микрокоманды, команды, макрокоманды. Принято изображать любой формат прямоугольником с соответствующей длины с указанием начального и конечного разрядов информации. Если принято байтовая система (слово) формат разделяется на байты. Такое деление необходимо, чтобы каждую команду можно было осмыслить. Понять по ее формату работу (состав). В приделах формата команда представляется полями, поэтому это деление может быть показано. Первым словом (байтом) любой команды всегда идет КОП. За КОП могут следовать адреса – вначале младший затем старший байты; данные – также. Если команда сложная она размещается не в одном байте КОП. последующие байты КОП называются пост байтами. Команда, какой бы сложности она не была, хранится в ячейках ПЗУ. 105

Процессор в первом шаге выполнения любой команды выставляет на ШД или в регистр состояния – КОП (фазы), которую будет выполнять. Начало команды – всегда выборка команды. Такой код называется словом состояния процессора. Этот код помогает выработать управляющие сигналы для других схем вычислителя: памяти, ВУ и т.д. В каждом цикле (r/w) ССП меняется, и используя его, можно формировать сигналы управления для всех ВУ. Во многих структурах эти сигналы формируются из слово состояния системным контроллером. Если слово состояние не выводится на ШД, оно фиксируется во внутреннем регистре состояний, и управляющие сигналы появляются на выходных ногах процессора. Команда выполняется как: 1) из ПЗУ читается КОП за ним последующие байты (поля команд). Для каждого поля (байта) устройство управления формирует слово состояния, из разрядов которого можно получить требуемые активные сигналы, для включения ОЗУ, ПЗУ и других ВУ. Фиксация состояний – по фронтам синхросигналов. 105

4.2.Устройства управления с жесткими связями 105

Большинство современных процессоров ориентировано на командный тип управления. Структура такого процессора включает управляющую часть и операционную. На вход управляющей части поступает КОП, код команды. С выхода управляющей части в операционную поступают сигналы микрокоманд. С каждым тактом они обновляются. С выхода операционной в управляющую поступают признаки, флаги, изменяющие последовательность микрокоманд, поскольку для каждой команды необходимо множество микрокоманд. Управляющая часть – операционный автомат, изменяющий свое состояние по сигналам кода команды и синхросигналам. Структура такого автомата обычно имеет вид .(Рис.7.). 106

(а) (б) 106

Рис.7 Структуры автоматов с программным (а) и микропрограммным (б) управлением 106

Структура называется с жестким управлением, поскольку пользователь не может сам изменить таблицу ПЛМ. В результате каждой операции на входе соответствует строго своя последовательность микрокоманд. На предприятии можно поменять кодировку, и скорость выполнения операций изменяется без изменения кодов команд. Проводились опыты по применению перепрограммирования матричных структур в качестве устройств управления микропроцессором. Основной недостаток тех структур – большая задержка в элементах матриц, что приводило к увеличению времени выборки. В то же время получаемая гибкость, возможность изменения микрокоманд была не большой. Необходимость в таком изменении для схем широкого применения не нужна, следовательно такие структуры целесообразны, если универсальный микропроцессор используется как специализированный вариант G спецпроцессора. 106

4.3. Микропрограммный принцип управления 106

Является основным при разработке специализированных схем и при использовании в секционированных микропроцессорах. В его основе лежит введение промежуточного преобразования кода команд в микрокоманды на основе схем памяти. Управление на уровне команд – это связь памяти команд с процессором. Но внутри самого процессора из КОП необходимо получать последовательность микрокоманд. Это последовательность может меняться. Если ее записывать в память – промежуточную, то смена содержимого памяти эквивалентно замене микрокоманд последовательным преобразованием сигналов. 106

С приходом КОП ( Рис.8.)дешифратор начальной команды (ПЛМ) 106

формирует адрес, по которому из памяти микрокоманд необходимо 106

Рис. 8. Структура простейшего устройства микропрограммного управления 114

считать первую микрокоманду. Считанный код микрокоманды уходит на управление различными узлами операционной части, вместе с этим это код содержит признак смещения, по которому определяется адрес следующей микрокоманды. На следующем тактовом сигнале по новому адресу из памяти микрокоманды читается новое содержимое. И так до тех пор, пока в микрокоманде не появится признак конца команды, этот признак увеличит содержимое считанной команды на 1, и из ПЗУ прочитается следующий КОП. Идея была предложена в 50-х годах. На сегодня схемы типа РТ. РР, РФ обеспечивают удобства в применении такого способа. Обратная связь из регистра микрокоманд обеспечивает изменение текущего адреса микрокоманды. Связи жесткие и они определяют последовательность в выполнение микрокоманд. Для операций ветвления необходимы адреса переходов. Эти адреса вырабатываются из МПЗУ и совместно с управлением (смещением) изменяют следующий адрес микрокоманды. Для анализа текущих результатов (признаков) выполнения на схему управления адреса из операционного блока поступают сигналы управления состоянием – признаки (флаги), формируемые другими устройствами. В результате адрес следующей микрокоманды зависит от трех групп сигналов: 1) смещение 2) адреса перехода, если он используется 3) признаков (флагов) из операционного блока. Запаздывание смещение на один такт от адреса перехода объясняется необходимостью записи этого адреса в регистр схемы управления. 114

Введение регистра адреса перед МПЗУ задерживает выполнение на один такт, позволяет организовать конвейер, т.е. уменьшить время такта, которое определяется быстродействием МПЗУ. На практике МПЗУ требуется большой разрядности: от нескольких десятков до сотен бит. Поэтому регистр адреса вводят редко. В качестве МПЗУ схемы с пережогом связей (К155РТ2, К566 РТХХ). Блок микропрограммного управления при использовании схем СИС и БИС аппаратно не мал. Поэтому иногда, в специальных процессорах его выполняют в виде одной БИС – управляющей памяти. Эти БИС, как правило, масочнопрограммируемые. Содержимое неизменно. Аппаратные затраты сокращаются, но изменять микрокоманды нельзя. 114

Лекция.5.СПОСОБЫ ФОРМИРОВАНИЯ АДРЕСОВ В ЭВМ 115

5.1. Базовые способы адресации 115

Принцип работы любого вычислителя основан на использовании содержимого памяти: по адресу читаем содержимое, модифицируем его и возвращаем назад в память. При этом в вычислителе выделяем два потока информации: 1) команды от ПЗУ до регистра команд, адрес выбирает команды устанавливаемые счетчиком адресов процессора. Последовательная выборка, переходы выполняются только с использованием этого счетчика. 2) данные. Объем памяти данных значительно больше памяти команд. К данным процессора обращается по адресу зачастую зависимому от алгоритма – пользователя. Поэтому чтение (запись) возможно с применением нескольких способов формирования адреса данных. Эти способы называют – адресацией. Переход от одного типа к другому объясняется стремлением пользователя упростить процедуру написания программы, сэкономить память команд. Основными типами адресации данных являются: 1) прямая адресация 2) косвенная 3) непосредственная. 115

прямая адресация применяется для R/W данных в ОЗУ. Формат команды прямой адресации имеет вид. 115

КОП младший байт старший байт 115

Прямая адресация наиболее проста. Она обеспечивает произвольный доступ к любой ячейки памяти в интервале всего адресного пространства. В большинстве систем команд разрядность 16, следовательно, прямая адресация обеспечит доступ к любой ячейке памяти в интервале 64К. 115

Недостаток – способ не позволяет произвольно обращаться к большей памяти. Прямая адресация осталась основной в малых вычислителях, в которых нет расширения памяти. В ЭВМ прямая адресация применяется для работы внутри сегмента. Последовательность прохождения сигнала: процессор читает КОП по признаку. В КОП он выбирает следующие два бита, записывает их в регистр адреса ,и содержимое регистра адреса выставляет на шину адреса. С шины адреса информация идет в ОЗУ, после чего содержимое выбранной ячейки поступает в регистр входных данных процессора. Такая команда требует четыре цикла при выполнении. Прямая адресация основа для расширения и модификации адресов. 115

Непосредственная адресация. Применяют для ввода данных, начальных данных, констант в ОЗУ, при инициализации процессора. Эти данные должны храниться в ПЗУ. Они не могут быть модифицированы, поэтому работа с ними возможна только через ОЗУ. Прямая адресация применяется во всех командах загрузки данных. Формат команды прямой адресации. 115

КОП данные КОП младший байт старший байт 115

Основные ограничения на непосредственную адресацию – это сам операнд. Поскольку операнд должен храниться в памяти команд, невозможно оперативно его изменить. Отсюда команды применяются только для загрузки. 115

Наиболее удобным способом обращения к ОЗУ считается косвенная адресация. Как правило, она применяется при работе с массивами: Формирование массива, накопление данных, ввод данных при чтении и выводе информации на дисплей, через ЦАП, на процессор. В основе косвенного метода лежит использование промежуточного ОЗУ для получения физического адреса. Последовательность формирования адреса: 116

КОП адрес промежуточное ОЗУ ША ОЗУ 116

В поле команды за КОП располагается адресная часть, ее разрядность не велика, поэтому она занимает немного места. Содержимое адресной части:- адрес 1- поступает на промежуточное ОЗУ, выбирая из него ячейку, содержащую физический адрес. Последний пересылается на ША. По нему выбирается нужная ячейка ОЗУ. В старых разработках в качестве промежуточного ОЗУ применяли специальные схемы СОЗУ малой емкости. Число слов хранения в них 16-32. В тоже время, разрядность таких СОЗУ соответствовала полной разрядности памяти данных (16,20). С появлением микропроцессора промежуточное ОЗУ начали размещать непосредственно на кристалле микропроцессора, поэтому связь кода команды с промежуточным ОЗУ – по внутренним сигналам процессора. Пользователь не ощущает этого промежуточного ОЗУ. На ША появляется уже физический адрес. В отличие от прямой адресации, косвеннаяимеет следующие преимущества. 116

1) Формат команды короче, он занимает один байт. Адресная часть размещена в КОП. Количество адресов (объем промежуточного ОЗУ) уменьшилось, но команда занимает в памяти меньше места. 116

2)Любая команда прямой адресации требует нескольких обращений в память команд.: КОП, адрес младший, адрес старший и адрес доступа к данным, т.е. минимум 4 раза на ША должен появиться адрес.. Косвенная адресация обходится двумя циклами: КОП, физический адрес доступа к данным. В косвенной адресации, прежде чем воспользоваться ее, требуется определить содержимое памяти: В регистровую пару необходимо занести адрес начальной ячейки памяти данных. Если этого не сделать, обращение произойдет по нулевому адресу, либо по случайному адресу. При обращении к следующей ячейке содержимое регистровой пары следует увеличить (уменьшить) на единицу специальной командой. Команды косвенной адресации дают заметное преимущество, если массив включает пересылки данных более десяти. Кроме того, косвенная адресация легко вписывается в структуру цикла, прямая же нет. 116

5.2.Модификация адресов 116

С расширением адресного пространства ОЗУ встала проблема увеличения разрядности адреса без изменения типа процессора. С этой целью разрабатываются различные подходы к получению физического адреса при сохранности структуры самого процессора. 116

1.Страничная адресация – это варианты позволяющие увеличить разрядность шины адреса. Дополнительно к адресной шине процессора комплексируются разряды с триггера адреса.(Рис.9). Триггер адреса – обычно счетчик с последовательным счетом и возможностью внешней установки данных .Дополнительно к ША. подключают выходные разряды такого счетчика., увеличивая адресное пространствово много раз. Основной недостаток этого способа - 116

Рис. 9 Расширение шины адреса – необходимость управления счетчиком. Им необходимо управлять через внешние сигналы процессора. Идея страничной адресации интегрирована в сегментную адресацию. Этот счетчик выполнен внутри процессора, его выходы образуют дополнительные четыре разряда адреса. 117

Рис. 10. Смещение адреса на четыре разряда В реальных схемах сегментный регистр выполняется 16разрядным, его содержимое сдвигается на 4 разряда влево и складывается с регистром адреса. В результате формируется смещение содержимого адресного регистра., общий адрес становится двадцатиразрябным. 117

При таком способе изменить адрес можно двумя путями. Появляющаяся степень свободы накладывает дополнительно заботу о состоянии всех внутренних регистров процессора. Сформировать физический адрес можно и с участием третьего регистра – регистра смещения или базового регистра. Его содержимое как бы перемещает физический адрес в пространстве адресов на некоторую величину. Если вместо базового использовать другой регистр получают относительный адрес. 117

Все способы модификации ориентируются на критерий: минимальное время формирования адреса при максимальном адресном пространстве. Прежде чем начать работу с процессором, необходимо определить все его регистры. Можно использовать и композицию, объеденные способы увеличения адресов, если возникает в том необходимость. В системе DEC существуют два дополнительных способа: автоинкрементный и автодекрементный. При косвенной адресации увеличение/ уменьшение на1 (2) содержимого адресного регистра происходит автоматически после каждого обращения в память. 117

Рассмотренные способы адресации позволяют успешно обращаться к любым ячейкам памяти , используя максимальную разрядность адреса системы. 117

Каждое из этих направлений имеет свою область применения, решает свои задачи. Более того, внутри каждого направления существует деление: а) по разрядности схем (2,4,8,16,32) б) по потребляемой мощности в) по системе команд микропроцессора и т.д. Любая классификация преследует цель – полнее показать варианты изделия, опираясь на признак. 118

6.2 Микропроцессоры, микроконтроллеры 118

Составляют большую группу ЦФУ, использующих последовательный принцип обработки. В основе микроконтроллера – большая ИМС микроконтроллера. На сегодня выделяется три вида таких схем: 1) однокристальные микропроцессоры с разрядностью 8-16 (ОМП) 2) однокристальные микроЭВМ 8 разрядов 3) PIC контроллеры. 119

Первоначально контроллеры строились на основе ОМП. Это традиционный подход. Первые МП предназначались для контроллеров. С увеличением интеграции во многих применяемых ОМП начали заменятся на однокристальные микроЭВМ. И на сегодняшний день микроЭВМ – основной тип интегральных схем в контроллерах. 119

PIC контроллеры используют несколько иную структуру. Они ориентированы по алгоритмам на преобразование протоколов следования входных сигналов. 119

Программная структура однокристального микропроцессора (8 разрядов) 119

Основа схемы - двухвходовое АЛУ. Операнды фиксируются перед АЛУ в промежуточных регистрах А и В. необходимость в них выравнивание во времени появления операндов. Сигнал с выхода АЛУ через внутренний выход ШД поступает в РОН. Количество и разрядность РОНов изменяется 8-16. Их количество определяется числом разрядов в коде команды прямой регистровой адресации (3-4). Разрядность одинарной длины 8 или двойной – 16. РОНы связаны внутри входной ШД, через которую сигнал поступает в регистр промежуточного хранения или регистр данных. Входные сигналы через ШД фиксируется регистр. Далее поступая в промежуточный регистр. Код команды КОП запоминается регистром команд, после чего устройство управления с помощью тактовых сигналов преобразует код команды в микрокоманду, управляющей внутренним коммутатором схемы. Счетчик адреса формирует адрес на ША по сигналам микрокоманды, при имеется возможность занесение входного сигнала непосредственно в счетчик. Для косвенной адресации необходимо занесение в счетчик адреса содержимого РОНа. При выполнении любой операции, АЛУ формирует признаки (флаги), которые фиксируются регистре признаков. Схема не только обрабатывает операнды, но и формирует управляющие сигналы для работы внешних блоков. 119

Главной особенностью микропроцессора является наличие внутренней входной и выходной ШД. Эти шины отделяют микропроцессоры от других БИС. 119

Примеры ОМП, используемых в микроконтроллерах микроЭВМ. 119

семейство микропроцессоров К580ВМ80, кроме 8 разрядного. Аналог Intel 8080. Рекомендуют в качестве памяти использовать типовые схемы ОЗУ (серии К565 РУХХ, К541РУХХ), ПЗУ – К556РТХХ 119

этой схемы Intel 8085 соответствует К1821ВМ85, Z-80 во многом схема похожа на К 580ВМ, но в ней предусмотрена регенерация памяти (восстановление) и добавлены еще две команды. 120

Третью группу схем контроллеров – программируемые интегральные контроллеры. Используют не вычислительную структуру для получения сигналов управления. Это позволяет им иметь большую производительность, но требует несколько иного подхода при разработке программного обеспечения- использует не очень простые эмуляторы 120

6.3. Секционированные микропроцессоры. 121

Они ориентированы на использование в специализированных вычислителях и контроллерах. Требуемая разрядность устройства получается за счет наращивания разрядности нескольких секций. Например: 16 разрядный вычислитель строится на 4 разрядных секциях. На сегодняшний день наиболее замечательными сериями являются К588ВС1;2 К1804ВС1;2;3 121

К588ВС – 16 разрядная секция, выполнена КМОП технологии, но ориентирована на применение в вычислителях с системой DEC. Она может использоваться как самостоятельная схема с микропрограммным управлением. КМОП позволяет использовать автономное питание. Схема не требует тактового генератора. В качестве тактового генератора используется 13 разряд микрокоманды. Схема была ориентирована на автономные системы обработки и управления. Совместно с основной схемой разработаны дополнительные ИМС регистры контроллера. Поскольку КМОП не может работать в жестких условиях, разработали ТТЛШ секции. К1802, К1804. Основное назначение – бортовая аппаратура высокой производительности. Секции включают набор дополнительных схем. По распространенности 1804 лучше – в его состав входит комплекты более 10 схем, но в них нет ОЗУ и ПЗУ. Ориентация как и в 580. Помимо серии 1802 и 1804 существуют сверхбыстродействующие К1800ВС1 ЭСЛ 4-разрядная. В состав кроме секций и буферных регистров входит ОЗУ и ПЗУ. Структура секций во многом повторяет ОМП, где отсутствует адресный счетчик и регистр команд. Отсутствует регистр флагов, а дешифратор преобразует микрокоманду в унитарный код. Причина – биполярный, рассеивается больше мощности и что бы кристалл не перегрелся , степень его интеграции не высока. 121

6.4 Многокристальные микропроцессоры 121

Первые однокристальные микропроцессоры (микроконтроллеры) мало подходили для организации удобных вычислительных процедур, а именно: 121

1) Разрядность адреса не высока, разрядность данных (8,16). 121

2) При необходимости можно было увеличить в 2-4 раза, но это увеличение приводило к большим временным затратам. 121

3) Сложные арифметические операции выполнялись программно, т.е. нужно время. 121

4) Неудобная система прерываний. С учетом сказанного микропроцессоры от микроконтроллеров значительно продвинулись в своем развитии, прежде всего, по возможности увеличения адресуемого пространства. 121

1) Первый шаг был сделан за счет введения адресного сумматора, позволяющего формировать адрес на ША очень гибким способом. Адрес формировался как сумма содержимого нескольких внутренних регистров процессора: непосредственно адресного, смещения и сегментного и базового регистров. Причем последние складываются в сумматоре после сдвига в сторону старших на 4. За счет чего старшие разряды адреса идут, минуя сумматор. Адрес в ОЗУ может быть изменен содержанием любого из указанных регистров, т.е косвенная адресация позволяла легко перемещаться в адресном поле за счет только одной команды. 121

2) Сложные команды начали выполняться с использованием аппаратных средств. Первые опыты применения арифметических микропроцессоров. 121

Примеры: К1810ВМ87 процессор заменяет основной при выполнении команд деления , умножения, требующих большого времени. Такие схемы назывались сопроцессорными. Локальная шина объединяет ША и ШД двух схем и общие сигналы управления при получении кода длинной команды. Основной процессор блокируется, операция выполняется сопроцессором. Это направление получило распространение в системах требующих реализации длинных операций. Специализированные схемы, как правило, сочетали программную и аппаратную реализацию, что позволяло выполнять также операции за несколько тактов (5-6). Но это направление было оправдано, если в задачах постоянно встречались эти операции. В универсальных ВМ они встречались не столь часто, поэтому в них арифметический сопроцессор. Увеличение интеграции позволило разместить на кристалле большее число элементов и интегрировать сопроцессор в основной кристалл, либо сделать кристалл сопроцессора рядом с основным кристаллом. Это направление привело также к введению буферной памяти команд и данных в структурах микропроцессора. 122

При передаче по ШД КОП и данных немало ситуаций, когда по шине ничего не передается, т.к. процессор выполняет текущую команду. Чтобы повысить производительность, предложено в «свободные окна» на ШД передавать коды следующих команд, расположенных по нарастанию адресов. Но для их хранения на кристалле нужна память, поэтому начали выполнять отдельный третий кристалл «кэш» память. Таким образом, микропроцессор стал состоять минимум из 3 частей. Такая конструкция размещается на посадочном месте в корпусе ИМС и коммутируется между собой локальной шиной в корпусе. Это же идея развита на кристалле основного, где дополнительно РОН выполняется буферная память данных с тем, чтобы снизить число обращений процессора во внешнюю память данных. Т.о. введение в буферной памяти команд и данных позволило заметно повысить производительность схемы. Команды загрузки выполняются традиционно, а процедуры преобразования – данные не выходят на ШД. Буферная память приводит к тому, что программа располагается сегментами. Переход внутри сегментов не проводит к смене содержимого буферной памяти. Выход за пределы сегмента – перезапись нового сегмента в буферную память команд. Разработаны схемы с коротким набором команд RISC микропроцессор. В них введет конвейерный подход к преобразованию. Одновременно несколько команд выполняются в различных фазах. Самая первая команда заканчивается –последняя, начинается. Те же команды разбиты на простые фрагменты. 122

Первые применения RISC архитектуры совмещались с традиционной. Структура RISC микропроцессоров более регулярна, но устройствам управления – сложнее. 122

6.5. Вычислитель на ОМП 123

Вариации в структуре вычислителя возможны в организации ША и ШД. Так, например, ША формируется из старших разрядов по ША и младших по ШД. Чтобы адрес сохранялся, дополнительно введен регистр адреса, содержимое которого фиксируется по сигналу синхронизации. ШД сформирована через буфер данных (ВА) и двунаправлена. Управление буфером данных – сигналом запись/чтение процессора. Схемы ОЗУ, ПЗУ, порт In /Out выбираются адресными дешифраторами, поэтому при проектировании структуры все адресное пространство делят на области. Как правило самая большая – ОЗУ. Например: она занимает32К. Это половина из имеющегося адресного пространства. Рекомендуют размещать ее в верхней части карты памяти. При использовании микросхемы ОЗУ с информационной емкостью 16К, чтобы разделить дешифратором, необходимо определить число частей. В простейшем варианте всю область памяти делим на 4 равных части: 16К-ПЗУ, 16К- ПОРТ, 32К – ОЗУ. С этой целью используем дешифратор 2 в 4. На вход дешифратора подаем адресные сигналы А15,А14 – два старших разряда. 123

А14 123

А15 123

0 123

0 123

ПЗУ 123

0 123

1 123

Порт в/выв 123

1 123

0 123

ОЗУ 123

1 123

1 123

ОЗУ 123

С соответствующих выходов дешифратора согласно таблице подаем сигналы на входы разрешение выборки кристалла. Для ОЗУ необходима схема И объединяющая два выхода дешифратора. Управляющие сигналы r/w берутся с выхода процессора либо с системного контроллера и подаются на соответствующие входы блоков. Возможна ситуация, когда объем ОЗУ ПЗУ превышает 64К. в этом случае рассматривается два адресных пространства: первое для ОЗУи ПЗУ, второе порты ввода/вывода. Переключение адресных пространств – сигналами контроллера – фаза выборки, чтение/запись и т.д. 124

В реальных схемах число порто I/Out может быть значительно, поэтому число областей в адресном пространстве 6-10.поэтому можно применить двойной дешифратор. Первый «грубый», у которого один выход обращения к ВУ, второй включается этим выходом и обеспечивает разделение с помощью младших разрядов адреса. 124

Для ОМП с общей шиной (К1801) необходимо сформировать адресные дешифраторы и адресные регистры на каждом функциональном блоке. Каждый блок имеет на входе адресный регистр с дешифрацией. Если адресное пространство его в регистр записывается – адрес и блок становится активными. Все остальные блоки не выбраны. Однокристальные микроЭВМ имеют в своем составе порты и некоторую память, поэтому структура контроллера отличается лишь блоком процессора. Способы подключения ВУ аналогичны. Контроллер на основе ОМП используют в промышленных системах управления, отображения информации ввода вывода. Их относительная черта – невысокая производительность, при несложных аппаратных затратах. 124

6.6. Структура на СМП 124

Основное отличие этой структуры в том, что процессор имеет более сложное построение чем в первом варианте. Это связано с тем, что необходимо обеспечить работоспособность секций и связь их между собой. Кроме этого блок микропрограммного управления также имеет немалые аппаратные затраты. Четыре секции включены параллельно: младшая, старшая – по краям, на входе каждой секции поступает часть разрядов, например по четыре. Выходные разряды секций также комплексируются, обеспечивая выходную разрядность равную входной. ШД формируется двумя регистрами, входным и выходым. Причем, выходной регистр должен иметь третье состояние по выходу. ША формируется отдельным регистром, причем разрядность ее зависит от задания и может отличаться от разрядности шины данных.. Если разрядность ША<ШД используются младшие выходные разряды секции, если разрядность ША>ШД – он выводится из внутренних регистров секций за два такта, младшие и старшие части. В секциях нет отдельно выделенных регистров адреса, поэтому в качестве адресного применяют один из РОН-ов каждой секции. Между собою секции объединяются через выходы сдвиговых разрядов. Крайние выводы этих разрядов коммутируются через мультиплексор. С помощью отдельных разрядов микрокоманды мультиплексор настаивается на соответствующий тип сдвига: сдвиг влево или сдвиг вправо, логический, циклический или арифметический сдвиги, сдвиги операндов двойной длины. 125

Для организации ускоренного переноса используют блок ускоренного переноса (СУП). На ее выходы подключают сигналы распространения и генерации переноса. Выходы СУП – на входной перенос следующей секции. Одна такая схема работает с 4 секциями. Со старшей секцией снимают признаки, причем, признак Z объединяется со всеми секциями. Признаки хранятся в регистре. 125

Блок микропрограммного управления имеет типовую структуру. Управляющая часть – форматы микрокоманд распределяется между регистрами, мультиплексорными ключами, обеспечивая синхронизацию во времени. Непосредственно микрокоманды поступают на каждую секции параллельно. Одни и те же разряды на каждую секцию. Это схема позволяет выполнять операции как над одинарной длины так и над операндами. 125

Процессорный блок на СМП отличается большей аппаратной сложностью, но позволяет гибко изменять разрядность адреса и данных процессора. 125

6.7. Организация шин в вычислителях на МП. 126

Контроллеры имеют простейшую архитектуру т.к. ориентированы на режим программного обмена, невысокую скорость. В вычислителях стремятся разделить информационные потоки между процессором - памятью, и памятью – ВУ. При передаче информации из памяти в ВУ процессор может выполнять внутренние пересылки, арифметику. В связи с чем применяют разделение ША и ШД на : локальную, системную, шину памяти , расширения. 126

Примером структурной организации является построение IBM PC 126

Как и в типовой структуре контроллера здесь используется системный (шинный ) контроллер, формирующий сигналы управления, включения и выключения блоков. Локальная шина L объединяет процессор, сопроцессор, кэш и в старших моделях МП находится внутри корпуса. Буферы между шинами разрывают связи, чтобы обеспечить требуемое направление передачи. Причем буфер связывающий L и S шины включается в режиме ПДП. 126

6.8..Арифметические и логические операции процессора. 126

Обычно перечень арифметических и логических операций у процессора не велик. В их основе операции сложения, быстрого сложения на матрицах сумматоров, умножение и деление. Из логических операций — конъюнкция, дизъюнкция, сумма по модулю 2, инверсия. Арифметические операции предназначены для преобразования одного или пары операндов. Результат — третий операнд. Обычно операнды имеют разрядность n (2, 4, 8, 16, 32, 64), но любой вычислитель позволяет последовательно обрабатывать операнды с разрядностью кратной n. Время операции возрастает, но вычислитель тот же самый. Поскольку двоичные числа могут быть представлены в различном формате (целые коды, со знаком, без знака, фиксированная или плавающая запятая), то вычислитель не изменяется, изменяются правила учета разрядов результата. По результату любой арифметической операции формируются признаки: признак выходного переноса С, признак нулевого результата Z, признак старшего разряда S, признак переполнения OVR. Арифметическая операция это операция над всем n разрядным кодом, всеми его разрядами от нулевого до старшего. При выполнении операций над числами с кратной разрядностью следует учитывать формат представления операндов и соответственно каждый признак рассматривать с учетом значения операнда. Например, при двойной длине младшая часть может дать признаки нуля и переноса. В старшей части возможен анализ всех четырех признаков, но если формат без знака анализировать S и OVR нет смысла. Связь результата и признаков операции всегда по здравой логике. Логические операции выполняются поразрядно, т.е. каждый разряд одного операнда комбинирует с соответствующим разрядом второго операнда согласно выбранной функции. Эти операции позволяют установить нулевые уровни в конкретных разрядах, выделить, определить значения того или иного разряда при приеме параллельного кода, т.е. логические операции применяют для формирования управляющих сигналов. Признаки, формируемые при логических операциях, также следует рассматривать применительно к задачам. Операнды двойной длины при логических операциях не имеют смысла. 126

Лекция 7.ПРОЦЕДУРА ВВОДА-ВЫВОДА 128

7.1.Способы обмена данными 128

Функционирование любого вычислителя складывается из процедур передачи информации между его отдельными функциональными блоками. При этом передача информации между внутренними РОН называется пересылка, между процессором и памятью чтение/запись, а между памятью и внешними устройствами ввод/вывод информации. Наиболее длинными во времени процедурами считают операции ввода/вывода, поскольку внешние устройства в большинстве случаев имеют меньшее быстродействие, чем процессор или память, поэтому большое внимание на возможные варианты пересылки информации, рассматривая их с точки зрения снижения времени всей процедуры. 128

Доступ к внешним устройствам в большинстве случаев адресный, т. е. по структуре ввод/вывод не должен отличаться от чтения/записи. Но объем памяти значителен, значительна и шина адреса (минимум 16 разрядов). В тоже время число внешних устройств не может быть физически большим. В вычислителях системы DEC, i360 было принято ограничение на число внешних устройств 255. Это связано с байтом, хотя реально их значительно меньше. Поэтому, сохраняя адресную выборку ВУ ввод/вывод выполнялся с некоторым отличием от чтения/записи: 128

сигналы разрешения ввода/вывода формировались шинным контролером, в то время ОЗУ/ПЗУ блокируется; 128

адрес выставлялся на младшем байте и дублировался на старшем. Старший байт практически не использовался. 128

ШД соединяла выход процессора и вход внешнего устройства (при выводе) и наоборот. 128

Обмен информацией между внешними устройствами и памятью реализуется в одном из трех подходов: 128

Программный режим. 128

Процессор читает содержимое нужной ячейки памяти ОЗУ и выводит это содержимое (РОН) во внешнее устройство. Не преобразуя информацию процессор выступает лишь как временное хранилище (буферная память). Способ позволяет синхронизировать быстродействие ВУ и памяти. Процедура выполняется за две команды. Адреса на внешнее устройство байтовые. Способ возможен, если в наборе команд имеется команды ввода и вывода. 128

Ввод/вывод с отображением в память. 128

Наиболее универсальный способ, применяется, когда нет команд ввода/вывода. Последовательность выполнения та же самая: ОЗУCPU, CPUВУ. Отличие: процессор на внешнее устройство выставляет полный адрес, поэтому из адресного пространства исключаются адреса внешних устройств. Вывод с отображением используется часто, поскольку чтение/запись во многом похожи на ввод/вывод. Основной недостаток второго способа — занимается часть адресного пространства. Поэтому способ рекомендуется, если имеются свободные области в адресном пространстве. 128

Прямой доступ к памяти (ПДП). 128

7.2. Прямой доступ к памяти 128

Суть способа в том, что процессор как бы отключается от ШД и содержимое ОЗУ напрямую копируется во внешнее устройство. Главная цель применения ПДП — сократить время ввода/вывода с одновременным использованием процессора для выполнения следующей операции. Существует три способа обеспечения режима ПДП: 129

с блокировкой процессора. 129

С приходом запроса на ПДП, процессор отключается, его выходные шины адреса, данных и управления переводятся в третье состояние. Микрокоманды не расшифровываются устройством управления. Процессор не может выполнять операции, хотя тактовый сигнал и питание поступают. Чтобы перевести процессор в такой режим требуется небольшое время. Для обеспечения управления (сигналы выборки, сопровождения, формирование сигналов адреса) необходимо новое устройство, называемое контролер ПДП. Контролер должен заменить процессор при формировании указанных сигналов. Обратный переход также требует некоторого времени. Способ характерен для несложных микропроцессоров имеющих один или несколько регистров команд и не имеющих внутреннего ОЗУ данных. 129

с квантованием цикла. 129

В каждом цикле обращения к памяти (ОЗУ, ПЗУ) процессор должен успеть выполнить это обращение за время t/2. Во второй половине цикла процессор отключает свои выходы, позволяя контролеру ПДП выставить свой адрес на шину. За второй интервал выполняется процедура ввода/вывода. Такое условие требует быстродействующей памяти, следовательно, смены элементной базы (переход к ЭСЛ). Последнее затрудняет использование такого подхода, поэтому он практически не применяется. 129

с отъемом цикла. 129

При работе процессора имеющего внутреннюю буферную память команд и данных реализуется ПДП с отъемом цикла. Процессор начинает команду с выборки — обращение к ПЗУ, далее ОЗУ или ввод/вывод. Третий способ заключается в том, что вместо положенного обращения процессора в память (стандартный цикл) выполняется процедура ввода/вывода режима ПДП. При этом процессор выполняет текущую команду, поскольку в его буфере команд стоит очередь следующих друг за другом команд. Выходные разряды процессора переводятся в третье состояние и не оказывают влияния на состояние шин адреса и данных. Главное отличие от первого способа — процессор выполняет текущую, следующую команды не останавливаясь. Поскольку процессор не занимает шины в этом режиме процедура ввода/вывода выполняется как бы одновременно с основной операцией. 129

7.3. Каналы ввода-вывода 129

В любом режиме ПДП необходим контроллер специализированная схема, работающая синхронно с процессором. Контролеры входят в МП комплекты соответствующих серий. Основу их составляют счетчики адреса с произвольной загрузкой и небольшая схема управления. Для обмена информацией между процессором, ОЗУ и внешними устройствами существует буферный блок — каналы ввода/вывода. Канал — это интегрированное понятие, объединяющее как аппаратные, так и программные средства вычислителя для подключения периферии. Число внешних устройств может быть значительным, поэтому для удобства работы с большим числом внешних устройств, применяют специальное оборудование — каналы ввода/вывода. Структурно каналы включаются между шиной процессора и внешними устройствами. Функционально канал — это промежуточный буферный блок, предназначенный для согласования во времени работы быстрого процессора и разнотипных внешних устройств. Основу канала составляют устройства управления и буферная память, накапливающая данные для ввода или вывода из процессора. Любая процедура ввода/вывода переносит данные из ОЗУ в буферную память канала в режиме ПДП или программно, т.е. процессор не видит внешнего устройства. Процессор работает с каналом, произвольное ВУ также не имеет прямого доступа к ОЗУ или процессору. Внешнее устройство переносит информацию в канал. Каналы конструктивно и функционально были развиты в машинах ЕС ЭВМ. Там использовались каналы двух типов: селекторные и мультиплексные. Первые обеспечивали связь процессора с одним быстрым ВУ, т.е. селекторный канал имел буферную память маятникового типа (память делится пополам, в одну часть запись из другой части чтение, если память переполнена, составляющие меняются местами). Это позволяет «одновременно» читать/записывать память. 130

Селекторные каналы объединялись в группы, что позволяло подключать несколько внешних устройств к процессору, но в любой момент работало только одно ВУ. Мультиплексные каналы рассчитаны на работу с медленными ВУ (печать, клавиатура, НМЛ). Мультиплексный канал работает в байт-последовательном режиме с несколькими внешними устройствами «одновременно». Фактически канал опрашивает последовательно каждое внешнее устройство, пересылает байт и обращается к следующему. Буферная память таких каналов разделена на подканалы. Каждый подканал работает с одним ВУ. В конечном счете буферная память заполняется информацией с нескольких ВУ и процессор быстро прочитает данные. Управляющие сигналы формируются на основании командного слова канала — процессор пересылает команду в канал, она расшифровывается и внешнее устройство получает управляющий не от процессора, а от устройства управления каналом. Кроме командного слова процессор посылает в канал адресное слово — начальный или конечный адрес источника информации. Слова данных также иногда выделяют при обмене информации. Многие внешние устройства имеют собственную буферную память, поэтому необходимости в самостоятельном канале у них нет. Функции канала, его принципы организации уже внесены в структуру внешнего устройства. Отсюда актуальность каналов как самостоятельных функциональных узлов в тех случаях, когда очень быстрый процессор обменивается с довольно медленными внешними устройствами, число которых значительно. 130

1.Кокой тип организации ввод-вывода возможен в вычислителя , имеющих систему команд Intel? 130

Лекция 8. ИНТЕРФЕЙСЫ ЭВМ. 131

8.1 .Типы интерфейсов вычислительных устройств. 131

Непосредственно с идеологией канала связан термин интерфейс. Он объединяет в себе аппаратные и логические построения, обеспечивающие правильную передачу информации от источника к приемнику. Как правило, на верхнем понятии каналы и интерфейсы часто совмещают. Общее у них — передача информации, но интерфейс, более конкретный термин, имеющий фиксированные характеристики и часто канал вбирает в себя характеристики интерфейса. Любой канал имеет интерфейс, но любой интерфейс входит в канал. Различают интерфейсы по многим критериям . 131

Например, по способу передачи данных. 131

Последовательный способ. Сигналы данных передаются в виде низкого и высокого уровней последовательно от источника к приемнику, причем способ передачи может быть как синхронным так и асинхронным. 131

Параллельный способ. Байт данных (два байта) одновременно передается от источника к приемнику. Этот способ также может быть синхронным или асинхронным. 131

По направлению передачи интерфейсы делят на следующие. 131

1) Цепочечные 131

2) Радиальные (типа звезда). 131

3) Магистральные. Источник выставляет информацию на шине (магистрали) и все внешние устройства подключенные к ней могут считать информацию. Для определенности ВУ выбирают, обеспечивая один приемник. По отношению к радиальному способу аппаратные затраты ниже, но надежность и скорость хуже. Магистральный интерфейс позволяет изменять число внешних устройств, при этом их можно менять местами. 131

Радиальный интерфейс более быстр, надежен, но требует отдельных разъемов для подключения. Радиальные интерфейсы используются в ПЭВМ для подключения периферии. Магистральный интерфейс используют для объединения функциональных модулей в вычислитель. На основе магистрального интерфейса разработан функционально-модульный метод объединения блоков. 131

по назначению: 131

1) системный интерфейс 131

2) интерфейсы внешних устройств. 131

3) межпроцессорные интерфейсы 132

4) межсистемные интерфейсы 132

Интерфейсы предназначены для организации связи с различными блоками вычислительной системы CPU, RAM, I/O. Системные интерфейсы это некая основа, на которой построен вычислитель. Изменение конфигурации вычислителя в пределах интерфейса приводит лишь к программным изменениям. Стоит поменять интерфейс, сразу же возникают аппаратные дополнения. Тип системного интерфейса формировался из конфигураций вычислителя: 8-, 16-, 32-разрядные с раздельной или совмещенной шиной адрес/данные. Т.е. первоначально разрабатывался вычислитель, принимались связи между блоками и затем эти связи определялись как тот или иной тип интерфейса. Последующие разработки принимали уже имеющиеся типы связей. При разработке нового вычислителя принят модульный подход: выбирается стандартный системный интерфейс (если он не задан), функциональные блоки определенные заданием подключаются по правилам этого интерфейса, уточняются их характеристики, определяются параметры — вычислитель «спроектирован». Примерами системных интерфейсов являются: multybus, Q-bus, microbus, ISA, EISA, PCI. 132

Периферийные интерфейсы связывают устройства ввода/вывода с внешними периферийными устройствами. Периферийные интерфейсы имеют большую стабильность, поскольку номенклатура периферии широкая и изменение в способах ее подключения снижает потребительские качества внешних устройств. Самыми распространенными считаются: 132

параллельный интерфейс ИРПМ-М (CENTRONIX) — байтовый параллельный интерфейс для обмена байтами (принтер, индикация). Интерфейс асинхронный. 132

ИРПС (интерфейс радиальный последовательный) — информация передается последовательно, каждый байт стробируется (синхронизируется с приемником), информация передается уровнем тока, поэтому помехоустойчивость наибольшая. 132

RS-232C (стык С2) — информация передается последовательно со стробированием байтов. Интерфейс потенциальный «1»=+12В, «0»=-12В. Расстояние 0.7-1.5 метра. Применяют в ПЭВМ для связи со стандартной периферией. 132

Межсистемные интерфейсы предназначены для связи, объединения различных систем в единую конфигурацию. Как правило, это информационно-вычислительные системы, поэтому для них используют концепцию открытых систем, позволяющую наращивать вычислители. Примером такой конфигурации является интерфейс VME — трехшинная архитектура включающая параллельную системную магистраль, последовательную магистраль и параллельную магистраль расширения памяти. 132

Межпроцессорные интерфейсы ориентируются на системную магистраль (работая порознь). Это направление на сегодня практически не разрабатывается. 132

8.2 Последовательный интерфейс RS-232 133

Для последовательных интерфейсов выбор подключаемых устройств значительно шире, поэтому большинство РС одновременно оборудованы двумя интерфейсными разъёмами для последовательной передачи данных ( Рис.2.1)Обычно они различаются по внешнему виду. Разъёмы последовательного интерфейса на РС представляют собой 9 – контактный (вилка) Sub – D и 25 – контактный (вилка) Sub – D, назначение контактов которых приведено в таблице 2.1 133

133

Рис.8 133

Контакт 133

разъёма 133

DB9 133

Контакт 133

разъёма 133

DB25 133

Обозначение 133

сигнала 133

I/O 133

Описание 133

1 133

8 133

DCD (Data Carrier Detect) 133

I 133

Обнаружение несущей 133

2 133

3 133

RXD (Recive Data) 133

I 133

Принимаемые данные 133

3 133

2 133

TXD (Transmit Data) 133

O 133

Передаваемые данные 133

4 133

20 133

DTR (Data Terminal Ready) 133

O 133

Готовность оконечного устройства 133

5 133

7 133

GND (Ground) 133

-- 133

Сигнальная земля 133

6 133

6 133

DSR (Data Set Ready) 133

I 133

Готовность модема 133

7 133

4 133

RTS (Request To Send) 133

O 133

Запрос передачи 133

8 133

5 133

RI (Ring Indicator) 133

I 133

Сброс для передачи 133

9 133

22 133

I 133

Индикатор звонка 133

В качестве стандартного обозначения для последовательного интерфейса чаще всего используют RS -232С. 134

Главный элемент последовательного интерфейса – микросхема UART (Universal Asynchron Receiver Transmitter) 16550AF, 16650 или 16750. В старых контроллерах применялись микросхемы: 8250 (А,В), 16450, 16550 (А). Контроллер на базе чипа 8250 обеспечивает максимальную скорость передачи данных 9600 бод, чип 16450 – 115200 бод, а чип 16550AF, и ему подобные – 921600 бод. 134

В отличии от параллельной передачи данных, последовательная передача осуществляется побитно. Отдельные биты пересылаются (или принимаются) последовательно друг за другом, при этом возможен обмен данными в двух направлениях. Уровень напряжения последовательного интерфейса изменяется в пределах от -12 до +12 В. Благодаря этому относительно высокому значению напряжения повышается помехоустойчивость, и данные могут передаваться без потерь по кабелю длинной 50 метров и более. 134

Контроллер стыка RS-232 является полностью программируемым устройством; вы можете задать следующие параметры обмена: количество битов данных и стоп-битов, вид четности и скорость обмена в бодах (бит/с). 134

В асинхронном режиме, который используют РС (передаваемая команда состоит из стартового бита, 8 бит данных и одного стоп – бита), прием, и передача данных осуществляются с одинаковой тактовой частотой. 134

Для связи через последовательный интерфейс в принципе было бы достаточно трёх проводов: приёма, передачи и корпус. Однако на практике это часто не так, что показывает таблица 2.1. 134

Последовательный интерфейс связывает два устройства. Для того чтобы “собеседники” при обмене данными не перебивали друг друга, они должны иметь единый протокол приёма/передачи которым определяется последовательность обмена данными. 134

Данные при последовательной передачи разделяются служебными посылками, такими как стартовый бит (Start bit) и стоп – бит (Stop bit). Эти биты указывают на начало и конец последовательности бит данных (Data bits). Данный метод передачи осуществить синхронизацию между приёмной и передающими сторонами, а также выровнять скорость обмена данными. 134

Для идентификации и распознавания ошибок при последовательной передаче в состав посылки дополнительно включают бит контроля чётности (Parity bit). Существует несколько различных вариантов использования бита контроля чётности: 134

- бит контроля чётности не посылается (No Parity) 134

- бит контроля чётности чётный (Even Parity) 134

- бит контроля чётности нечётный (Odd Parity) 134

Значение бита контроля чётности определяется бинарной суммой всех передаваемых битов данных. 134

Рассмотрим подробнее назначение сигналов последовательного интерфейса. Приведённый здесь технический материал поможет разобраться с назначением индикаторов состояния на модеме и правильно настроить коммуникационные программы: 134

Сигнал DCD используется в модемах для сообщения компьютеру и коммуникационной программе об установлении связи модем – модем. Когда локальный модем связывается с удалённым модемом и получает в ответ хороший сигнал несущей, он формирует положительный сигнал DCD. 135

Сигнал RXD представляет собой данные, переданные удалённым РС и полученные компьютером- модемом. 135

Сигнал TXD представляет собой данные, передаваемые компьютером/модемом. Отметим наличие двух линий данных, одна из которых предназначена для передачи, а другая для приёма. Следовательно, при наличии соответствующей коммуникационной программы два последовательных устройства могут передавать данные одновременно. 135

Сигнал DTR (положительный) сообщает удалённому компьютеру о готовности приёма данных. Дополнительным для этого сигнала является сигнал DSR. Чтобы два устройства могли взаимодействовать, оба эти сигнала должны быть высокого уровня, сообщая о наличие устройств и их готовности к обмену данными. 135

Сигнал GND является сигнальной землёй, т. е. второй линией, необходимой для передачи и приёма сигналов. 135

Сигнал DSR наряду с сигналом DTR сообщает РС о включении (режим On-line) и готовности к обмену данными с удалённым компьютером/модемом (сигнал положительный). 135

Сигнал RTS является одним из двух сигналов (второй - CTS), благодаря которым осуществляется обмен данными между двумя соединёнными компьютерами/модемами. Это сигналы готовности к приёму данных. Сигнал RTS формирует локальный, а сигнал CTS – удалённый модем. 135

Сигнал CTS дополняет пару RTS/CTS. В случае отсутствия на соответствующих линиях сигналов RTS и CTS положительной полярности практически во всех системах связи передача данных по последовательному каналу невозможна. Однако имеются исключения. Чаще всего встречается подключение последовательного оконечного устройства к удалённому компьютеру. При таком способе подключения линии RTS/CTS можно как использовать так и не использовать. Обычно для того, чтобы сэкономить количество проводников в соединительном кабеле, эти линии коммутируют соответствующим образом непосредственно на локальном разъёме интерфейса. 135

Сигналом RI локальный модем сообщает компьютеру (коммуникационной программе), к которому он подключен, о поступлении телефонного вызова, т. е. о предстоящем сеансе связи. 135

COM – порты могут быть сконфигурированы различным образом. BIOS PC поддерживает до 4 последовательных интерфейсов. С конфигурацией двух как правило, проблем не возникает, тем более что стандартные установки на плате интерфейса обычно соответствуют оптимальным. Проблемы могут возникнуть при конфигурировании портов COM3 и COM4, поскольку для необходимо указать непересекающиеся с другими устройствами адреса и номера линий прерывания. 135

Стандартные значения адресов и IRQ для COM – портов приведены в таблице 2.2. 135

Имя порта 135

Адрес порта 135

Прерывание 135

COM 1 135

3F8h-3FFh 135

IRQ 4 135

COM 2 135

2F8h-2FFh 135

IRQ 3 135

COM 3 135

3E8h-3EFh 135

IRQ 4* 135

COM 4 135

2E8h-2EFh 135

IRQ 3* 135

*Хотя порты COM 3 и COM 4 могут совместно с портами COM 1 и COM 2 использовать прерывания IRQ 3 и IRQ 4, не рекомендуется конфигурировать порты таким образом. Если необходимы дополнительные последовательные порты, то лучше установить COM 3 на IRQ 5 или IRQ 10, а COM 4 на IRQ 11 (конечно, если эти прерывания не используются другими устройствами). 136

Рассмотрим порты ввода-вывода СОМ1, имеющего базовый адрес 3F8h. Следует обратить внимание, что порты 3F8h и 3F9h имеют разное назначение в зависимости от бита 7 порта 3F8h (т. е. бит DLAB - Divisor Latch Access Bit). 136

Таблица3 136

Порт 137

Операция 137

Описание 137

3F8h 137

Запись 137

Регистр передатчика – сюда засылается байт для передачи 137

Чтение 137

Регистр приёмника – отсюда извлекается принятый байт 137

Запись 137

Если DLAB = 1,то сюда засылается младший байт скорости обмена (см. порт 3F9h) 137

3F9h 137

Запись 137

Если DLAB=1, то сюда засылается старший байт скорости обмена. Скорость задается значением делителя, равным 115200/V, где V - скорость в бодах. Например, для скорости 9600 бод делитель равен 115200/9600=12=0Ch, поэтому нужно вывести 0Ch в порт 3F8h и 0 в порт 3F9h. 137

Запись 137

Регистр управления прерываниями (1 = разрешить прерывание): 137

7 6 5 4 3 2 1 0 137

┌──┬──┬──┬──┬──┬──┬──┬──┐ 137

│0 │0 │0 │0 │ │ │ │ │ Бит: 137

└──┴──┴──┴──┴┬─┴┬─┴┬─┴┬─┘ ──── 137

│ │ │ └─> 0: прерывание по 137

│ │ │ приему символа 137

│ │ └────> 1: прерывание по 137

│ │ завершению 137

│ │ передачи символа 137

│ └───────> 2: прерывание по 137

│ обрыву линии или 137

│ или ошибке в линии 137

└──────────> 3: прерывание по 137

изменению состояния 137

модема (любой из 137

линий CTS, DSR, RI 137

и DCD) 137

3FAh 137

Чтение 137

Регистр идентификации прерывания. Когда произошло прерывание, здесь содержится причина, вызвавшая его: 137

7 6 5 4 3 2 1 0 137

┌──┬──┬──┬──┬──┬──┬──┬──┐ 137

│0 │0 │0 │ 0│ 0│ │ │ Бит: 137

└──┴──┴──┴──┴──┴──┼──┴┬─┘ ──── 138

│ │ 138

│ └──>0: 0=есть отложенные 138

│ прерывания 138

└──────>1-2:причина прерывания: 138

11=ошибка или обрыв линии; сбрасывается чтением регистра состояния линии (порт 3FDh) 138

10=принят символ; сбрасывается чтением приемника (порт 3F8h) 138

01=передан символ; сбрасывается записью символа в регистр передатчика (порт 3F8h) 138

00=изменение состояния модема(линий CTS, DSR, RI или DCD); сбрасывается чтением регистра состояния модема (порт 3FEh) 138

3FBh 139

Чтение/ 139

Запись 139

Регистр управления линией 139

7 6 5 4 3 2 1 0 139

┌──┬──┬──┬──┬──┬──┬──┬──┐ 139

│ │ │ │ │ │ │ Биты: 139

└┬─┴┬─┴┬─┴──┼──┴┬─┴──┼──┘ ───── 139

│ │ │ │ │ │ 139

│ │ │ │ │ └> 0-1: число битов 139

│ │ │ │ │ данных: 00=5, 01=6, 139

│ │ │ │ │ 10=6, 11=8 139

│ │ │ │ └─────> 2: число стоп-битов: 139

│ │ │ │ 0=1, 1=1.5 при 5 139

│ │ │ │ битах данных и 2 в 139

│ │ │ │ противном случае 139

│ │ │ └─────────> 3-4: тип четности: 139

│ │ │ X0=нет, 139

│ │ │ 01=нечетная, 139

│ │ │ 11=четная 139

│ │ └──────────────> 5: постоянная 139

│ │ четность: 139

│ │ 0=отмена постоянной 139

│ │ четности 139

│ │ 1=постоянный бит 139

│ │ четности, зависит от 139

│ │ битов 3-4: 139

│ │ биты 3-4=01 - бит четности всегда 1 139

│ │ биты 3-4=11 - бит четности всегда 0 139

│ │ биты 3-4=X0 - без бита четности 139

│ └─────────────────> 6: 1=имитировать обрыв 139

│ линии(посылка нулей) 139

└────────────────────> 7: бит DLAB: 139

1=порты 3F8h и 3F9h 139

для загрузки 139

скорости обмена; 140

0=порты 3F8h и 3F9h 140

в обычном режиме 140

3FCh 141

Запись 141

Регистр управления модемом 141

7 6 5 4 3 2 1 0 141

┌──┬──┬──┬──┬──┬──┬──┬──┐ 141

│ 0│ 0│ 0│ │ │ │ │ │ Бит: 141

└──┴──┴──┴┬─┴┬─┴┬─┴┬─┴┬─┘ ─── 141

│ │ │ │ └>0: 1=установить выход DTR 141

│ │ │ └───>1: 1=установить выход RTS 141

│ │ └──────>2: 1=установить OUT1 (не 141

│ │ используется) 141

│ └─────────>3: 1=установить OUT2 141

│ (разрешить прерывания от 141

│ RS-232) 141

└────────────>4: 1=диагностический 141

режим (посылать выход на 141

вход стыка). 141

3FDh 141

Чтение 141

Регистр состояния линии. Биты 1-4 вызывают прерывания по ошибке, если оно разрешено: 141

7 6 5 4 3 2 1 0 141

┌──┬──┬──┬──┬──┬──┬──┬──┐ 141

│ 0│ │ │ │ │ │ │ │ Бит: 141

└──┴┬─┴┬─┴┬─┴┬─┴┬─┴┬─┴┬─┘ ─── 141

│ │ │ │ │ │ └─> 0:1=данные приняты. Сбрасывается 141

│ │ │ │ │ │ чтением приемника 141

│ │ │ │ │ └────> 1:1=потеря предыдущего символа 141

│ │ │ │ └───────> 2:1=ошибка четности 141

│ │ │ └──────────> 3:1=неверный стоп-бит 141

│ │ └─────────────> 4:1=обнаружен обрыв линии 141

│ └────────────────> 5:1=сдвиговый регистр передатчика пуст. 141

│ Можно передавать след. символ 141

└───────────────────> 6:1=регистр передатчика пуст. Нет 141

обрабатываемых данных. 141

3FEh 141

Чтение 141

Регистр состояния модема. Биты 0-3 вызывают прерывание по изменению состояния модема, если оно разрешено: 141

7 6 5 4 3 2 1 0 142

┌──┬──┬──┬──┬──┬──┬──┬──┐ 142

│ │ │ │ │ │ │ │ │ Бит: 142

└┬─┴┬─┴┬─┴┬─┴┬─┴┬─┴┬─┴┬─┘ ─── 142

│ │ │ │ │ │ │ │ 142

│ │ │ │ │ │ │ └──> 0:1=изменилось состояние линии CTS 142

│ │ │ │ │ │ └─────> 1:1=изменилось состояние линии DSR 142

│ │ │ │ │ └────────> 2:1=изменилось состояние линии RI 142

│ │ │ │ └───────────> 3:1=изменилось состояние линии DCD 142

│ │ │ └──────────────> 4: состояние линии CTS 142

│ │ └─────────────────> 5: состояние линии DSR 142

│ └────────────────────> 6: состояние линии RI 142

└───────────────────────> 7: состояние линии DCD 142

Примечание: "Изменилось состояние линии..." означает, что 142

данная линия стыка RS-232 изменила свое состояние по сравнению с 142

последним чтением этого регистра. 142

Для подготовки контроллера СОМ - порта к работе необходимо 142

выполнить следующие шаги: 142

1. Установить бит DLAB порта 3FBh и заслать делитель, задающий скорость обмена, в порты 3F8h и 3F9h. 142

2. Инициализировать регистр управления линией (порт 3FBh); при этом сбросить бит DLAB. 142

3. Инициализировать регистр управления модемом (порт 3FCh). 142

4. Инициализировать регистр управления прерываниями (порт 3F9h) и, если прерывания разрешены, установить адрес программы обработки прерываний от стыка RS-232. 142

Если Вы хотите что-либо считывать с порта, то Вам необходимо переключить режим работы порта компьютера в режим EPP (Enhanced Parallel Port – режим двунаправленной передачи данных). Это делается в BIOS. Во время загрузки компьютера когда появится надпись Press DEL to enter setup, нажмите DEL, чтобы попасть в меню BIOS. Затем выберите раздел INTEGRATED PERIPHERALS и там выберите строку PARALLEL PORT MODE: измените режим работы Вашего порта на EPP или SPP/EPP. Сохраните сделанные изменения. Если же на Вашем компьютере нет режима EPP, то Вы сможете только передавать данные Параллельный порт для связи с принтером (или другим устройством) имеет базовый адрес &H378 (LPT1), &H278 (LPT2), &H3BC (LPT3).. Адресное пространство порта занимает диапазон &H378-&H37F. Адрес &H378 называется базовым и служит для передачи или чтения данных, через контакты 2-9 разъема LPT-порта. Адрес &H37A служит для передачи управляющих сигналов к устройству, подключенного к этому порту (принтер, сканер и т.д.). И, наконец, адрес &H379 предназначен для приема управляющих сигналов с устройства, подключенного к этому порту (принтер, сканер и т.д.). Рассмотрим конкретные примеры для каждого из адресов. Для написания статьи я использовал VB5 и библиотеку Inpout32.dll. В принципе подойдет любая другая, которая имеет возможность общаться с LPT портом. 143

В самом начале программы необходимо указать с какой библиотекой мы будем работать: 143

Option Explicit 143

Private Declare Function Inp Lib "inpout32.dll" _ 143

Alias "Inp32" (ByVal PortAddress As Integer) As Integer 143

Private Declare Sub Out Lib "inpout32.dll" _ 143

Alias "Out32" (ByVal PortAddress As Integer, ByVal Value As Integer)  143

Передача числа 15 в LPT-порт адрес &H378   143

Private Sub Command1_Click() 143

Out &H378, 15 143

End Sub 143

Чтобы наглядно убедиться в работоспособности программы соберите для удобства вот такую схему. 143

143

После нажатия кнопки Command1 на контактах 2-5 появиться уровень логической 1 (+5В) значит первые (сверху по схеме) 4 светодиода загорятся (1 + 2 + 4 + 8 = 15). 143

Команда: Out &H378, 0 - погасит все светодиоды 143

Команда: Out &H378, 255 - заставит все светодиоды светиться ( 1 + 2 + 4 + 8 + 16 + 32 + 64 + 128 = 255)   144

Прием данных из LPT- порта Адрес &H378 или &H37B-&H37F 144

Можно принимать данные либо по адресу &H378 либо в диапазоне адресов, начиная с &H37B - &H37F (по любому из них). В первом случае необходимо подавать сначала команду, переводящую порт в режим приема, а потом считывать данные по адресу &H378  144

Private Sub Command1_Click() 144

Out &H37A, 32 144

Text1.Text = Inp(&H378) 144

End Sub  144

Во втором случае следует просто читать данные по адресу &H37F, без всякой подготовки порта  144

Private Sub Command1_Click() 144

Text1.Text = Inp(&H37F) 144

End Sub  144

При всех разомкнутых кнопках на разрядах D0-D7 присутствует уровень логической единицы и если выполнить такую команду,  144

Private Sub Command1_Click() 144

Text1.Text = Inp(&H37F) 144

End Sub  144

     8.4.Шина USB 144

        Шина USB (Universal Serial Bus - универсальная последовательная шина) появилась по компьютерным меркам довольно давно - версия первого утвержденного варианта стандарта появилась 15 января 1996 года. Разработка стандарта была инициировна весьма авторитетными фирмами - Intel, DEC, IBM, NEC, Northen Telecom и Compaq.         Основная цель стандарта, поставленная перед его разработчиками - создать реальную возможность пользователям работать в режиме Plug&Play с периферийными устройствами. Это означает, что должно быть предусмотрено подключение устройства к работающему компьютеру, автоматическое распознавание его немедленно после подключения и последующей установки соответствующих драйверов. Кроме этого, желательно питание маломощных устройств подавать с самой шины. Скорость шины должна быть достаточной для подавляющего большинства периферийных устройств. Попутно решается историческая проблема нехватки ресурсов на внутренних шинах IBM PC совместимого компьютера - контроллер USB занимает только одно прерывание независимо от количества подключенных к шине устройств. 144

Практически все поставленные задачи были решены в стандарте на USB и весной 1997 года стали появляться компьютеры, оборудованные разъемами для подключения USB устройств (см. фото слева), но периферия с подключением к USB  до середины 1998 года  так практически и не появилась. В чем дело? Почему только к концу 1998 года уже существенно активнее производители оборудования стали предлагать на рынке устройства с USB интерфейсом? Этому есть несколько объяснений: 145

отсутствие острой необходимости для пользователей настольных компьютеров в устройствах с полной поддержкой Plug&Play. Периферия к настольному компьютеру подключается, как правило, всерьез и надолго и особой нужды в частой смене периферии у подавляющего большинства пользователей нет. 145

более высокая стоимость устройств с USB по сравнению с аналогичными устройствами, имеющими стандартные интерфейсы 145

отсутствие поддержки со стороны производителей программного обеспечения и, главным образом, Microsoft, хотя она и была одним из авторов стандарта. Только в Windows 98 появилась полная поддержка USB, а в Windows NT она только должна быть в 1999 году. 145

Сейчас USB стала активно внедряться производителями компьютерной периферии. Сенсацией стало наличие в компьютере iMAC фирмы Apple Computers только USB в качестве внешней шины. 145

Возможности USB следуют из ее технических характеристик: 145

Высокая скорость обмена (full-speed signaling bit rate) - 12 Mb/s 145

Максимальная длина кабеля для высокой скорости обмена - 5 m 145

Низкая скорость обмена (low-speed signaling bit rate) - 1.5 Mb/s 145

Максимальная длина кабеля для низкой скорости обмена - 3 m 145

Максимальное количество подключенных устройств (включая размножители) - 127 145

Возможно подключение устройств с различными скоростями обмена 145

Отсутствие необходимости в установке пользователем дополнительных элементов, таких как терминаторы для SCSI 145

Напряжение питания для периферийных устройств - 5 V 145

Максимальный ток потребления на одно устройство - 500 mA (это не означает, что через USB можно запитать устройства с общим током потребления 127 x 500 mA=63.5 A) 145

Поэтому целесообразно подключать к USB практически любые периферийные устройства, кроме цифровых видеокамер и высокоскоростных жестких дисков. Особенно удобен этот интерфейс для подключения часто подключаемых/отключаемых приборов, таких как цифровые фотокамеры. Конструкция разъемов для USB рассчитана на многократное сочленение/расчленение. Возможность использования  только двух скоростей обмена данными ограничивает применяемость шины, но существенно уменьшает количество линий интерфейса и упрощает аппаратную реализацию. Питание непосредственно от USB возможно только для устройств с малым потреблением, таких как клавиатуры, мыши, джойстики и т.п. 145

Такой иконой официально обозначается шина USB как в Windows 98, так и на задних стенках компьютеров (к сожалению, далеко не всех), а также на всех разъемах USB. Эта икона на самом деле правильно отображает идею топологии USB. Топология USB практически не отличается от топологии обычной локальной сети на витой паре, обычно называемой "звездой". Даже терминология похожа - размножители шины также называются HUB'ами.   146

Условно дерево подключения USB устройств к компьютеру можно изобразить так (цифрами обозначены периферийные устройства с USB интерфейсом): 146

146

Вместо любого из устройств может также стоять HUB. Основное отличие от топологии обычной локальной сети - компьютер (или host устройство) может быть только один. HUB может быть как отдельным устройством с собственным блоком питания, так и встроенным в периферийное устройство. Наиболее часто HUB'ы встраиваются в мониторы и клавиатуры 146

146

На рисунке показан пример правильного соединения периферийных устройств в условную USB сеть. Так как обмен данными по USB идет только между компьютером и периферийным устройством (между устройствами обмена нет), то устройства с большими объемами приема и/или передачи данных должны подключаться либо к самому компьютеру, либо к ближайшему свободному узлу. В данном случае наивысший трафик у колонок (~1.3 Mb/s), затем идут модем и сканер, подключенные к HUB'у в мониторе и завершают цепь клавиатура, джойстик и мышь, трафик у которых близок к нулю. Может возникнуть вопрос - почему колонки имеют такой высокий трафик? Дело в том, что колонки с USB интерфейсом существенно отличаются от обычных. Для использования таких колонок НЕ ТРЕБУЕТСЯ звуковая карта. Драйвер колонок отправляет оцифрованный звук сразу в колонки, где с помощью АЦП (ADC) он преобразуется в аналоговый сигнал и подается на динамики. 146

Сигналы USB передаются по 4-х проводному кабелю, схематично показанному на рисунке . Здесь GND - цепь "корпуса" для питания периферийных устройств, VBus - +5V также для цепей питания. Шина D+ предназначена для передачи данных по шине, а шина D- для приема данных. Кабель для поддержки полной скорости шины (full-speed) выполняется как витая пара, защищается экраном и может также использоваться для работы в режиме минимальной скорости (low-speed). Кабель для работы только на минимальной скорости (например, для подключения мыши)  может быть любым и неэкранированным. Разъемы, используемые для подключения периферийных устройств, показаны на рисунке. 147

147

Как видно из рисунка, невозможно подключить устройство неправильно, так как разъем серии "А" можно подключить только к активному устройству на USB - HUB'у или компьютеру, а серии "В" только к собственно периферийному устройству. 147

USB разъемы имеют следующую нумерацию контактов: Таблица 4 147

Номер контакта 147

Назначение 147

Цвет провода 147

1 147

V BUS 147

Красный 147

2 147

D - 147

Белый 147

3 147

D + 147

Зеленый 147

4 147

GND 147

Черный 147

Оплетка 147

Экран 147

Оплетка 147

  148

Цоколевка разъемов USB Таблица 6 148

148

148

Розетка типа 'A' 148

Розетка типа 'B' 148

148

148

Вилка типа 'A' 148

Вилка типа 'B' 148

  149

В режиме низкой скорости: Клавиатуры Мыши Джойстики Матричные принтеры Дигитайзеры Цифровые фотокамеры Модемы для обычных телефонных линий Цепи управления монитором компьютера 149

В режиме высокой скорости: Колонки ISDN модемы Внешние накопители класса Iomega Zip Офисные АТС Лазерные и струйные принтеры 149

8.5. Условия согласования 149

Задача любого интерфейса соединить передатчик и приемник информации так, чтобы информация была передана без потери. С этой целью определили три условия согласования источника и приемника: 149

Механическое согласование: источник и приемник должна иметь одинаковые разъемы и распайку из контактов, между ними может использоваться коммутационная плата. 149

Электрическое согласование объединяет: 149

2.1) уровни активного и пассивного уровней. Напряжение питания. 149

2.2) величину задержки в цепи выборки, синхронизации и адреса. Это условие определяет минимальное значение. 149

логические условия определяют: активный сигнал (высокий или низкий), последовательность прохождения управляющих сигналов, последовательность появления на шинах данных и адреса. 149

Логические условия определяют и возможность установления связей: сигналы подтверждения готовности и обмена. Для установления связей между любыми двумя платами необходимо соблюдать все три названных условия. Однако для реальной связи требуется выполнить дополнительные операции называемые интерфейсными функциями. Во времени основные ограничения предъявляют логические условия, но при этом аппаратно не подчеркивается за счет чего они будут выполняться. Аппаратная реализация логических функций требует дополнительного оборудования — интерфейсного оборудования. Выполнение этих действий и называется интерфейсными функциями. Основные из них: 149

временное хранение данных в буфере 149

опознавание сигнала готовности 149

представление сигнала из параллельной/последовательной формы в обратную последовательную/параллельную 149

перенос величины напряжения сигнала к требуемому уровню интерфейса. 149

Иногда термин интерфейс и канал совмещают. Интерфейс это более узкое понятие. Функция интерфейса — связь устройства ВВ с конкретным внешним устройством. Канал распространяется на все функциональные блоки. 149

Лекция 9.ОРГАНИЗАЦИЯ СИСТЕМЫ ПРЕРЫВАНИЙ. 150

9.1.Способы прерываний. 150

Система прерываний имеется в любом вычислителе и предназначена для упрощения работы функциональных блоков при изменении внешних условий. Эти изменения называют причинами прерываний: 150

от схем контроля ошибок 150

источников питания 150

результатов текущих операций (переполнение, деление на ноль) 150

от внешних устройств, при их неготовности или необходимости передать информацию от других процессоров 150

программные прерывания 150

Любая процедура прерывания — подпрограмма, поэтому обработка подпрограммы требует начального адреса подпрограммы, сохранения предыдущих данных и «мягкого» завершения подпрограммы. Такая подпрограмма может быть вызвана электрическими сигналами (запрос на прерывание), либо она может начаться по обращению к адресу как к обычной подпрограмме. Адреса подпрограмм прерываний в конкретных системах команд фиксированы. Программные прерывания упрощают выполнение стандартных процедур (например: обнуление экрана, опрос клавиатуры). Программными требованиями рекомендуют пользоваться при работе на уровне ассемблера. Прерывания от внешних сигналов связаны с обработкой внешних электрических сигналов. У процессора имеется два входа: требование прерывания (вход) и разрешение прерывания (выход). Сигнал на вход поступает от одного или нескольких внешних источников и вызывает обработку нужной подпрограммы. Если источник один можно напрямую подключить этот сигнал к входу процессора. Если источников сигналов несколько, используют различные методы опознавания, какую подпрограмму начать. 150

Способы: 150

с последовательным опросом 150

Любое внешнее устройство может послать запрос на прерывание (например понизить уровень в линии). Получив такой сигнал, процессор должен завершить текущую команду, для чего его устройство управления отрабатывает все нужные микрокоманды из оставшихся, запоминает адрес следующей команды, запоминает признаки текущей команды и промежуточные результаты. Эти данные переписываются в регистр состояния. При отсутствии такого регистра они помещаются в стековую память. Закончив эти процедуры процессор должен опознать устройство пославшее запрос, для чего он перебирает на шине адреса адреса внешних устройств которые могли бы послать запрос. Если внешнее устройство, пославшее запрос получило адрес, оно снимает запрос на прерывание и процессор по этому адресу определяет адрес подпрограммы. Недостаток — время. 150

система с одной линией подтверждения. 150

система с использованием контролера прерываний. В этой структуре адрес устройства пославшего запрос на прерывание определяет специальная схема — контролер прерываний. С появлением на любом входе контролера активного сигнала схема расшифровывает этот сигнал в адрес входа и выставляет на шину данных этот адрес. Стробирование сигнала по запросу прерывания. 152

Последовательность: 152

запрос ВУ 152

контролер выставляет требование 152

получает подтверждение запроса на прерывание 152

выставляет на шине данных адрес устройства 152

Данная структура имеет минимальное время срабатывания, удобна и в настоящее время применяется в большинстве вычислителей. 152

2. Контролеры прерываний. 152

Контролер прерываний может выполняться как самостоятельная схема или интегрироваться в схему микропроцессора (i85). 152

Основная задача контролера: 152

корректно изменить последовательность вычислений 152

определить приоритеты 152

корректно вернуться в прерванную программу. 152

Получив сигнал запроса от внешнего устройства, контролер анализирует все входы. Если приоритет высший, либо сигнал один, контроллер посылает запрос требования прерывания и ожидает конца предыдущей операции. Для этого часто используют отдельную линию подтверждения прерывания. Время между сигналом запроса и подтверждения в общем случае произвольно. Все это время устройство, пославшее запрос на прерывание поддерживает его на входе контролера. После получения подтверждения контроллер выставляет адрес того входа на котором был активный сигнал. Процессор этот адрес (1 байт) обрабатывает и через шину адреса начинает подпрограмму. 152

Сигналы прерывания могут появиться одновременно на нескольких входах. Для их упорядочивания используют систему приоритетов и маскирования. Каждый вход контроллера имеет свой приоритет (1…н, 1- самый важный). Входы контроллера подключаются к внешним сигналам согласно приоритетам. Если появляются два сигнала одновременно, обрабатывается сигнал высшего приоритета. Если сигнал высшего приоритета приходит с некоторой задержкой от первого сигнала прерывания, вступает в работу методика маскирования. Предыдущая команда уже начатая при обработке прерываний выполняется до конца. Ее результаты запоминаются, и только после запоминания изменяется адрес и процессор переходит на обработку высшего приоритета. Цель такой задержки — сохранить методику обращения к подпрограммам: переход возможен только после завершения текущей команды. Если подпрограммы высшего приоритета обработана, процессор возвращается к первой подпрограмме прерываний. При этом анализируется необходимость ее завершения: сохранился ли сигнал первого прерывания. Если он не сохранился, происходит возврат из подпрограммы в основную программу. Результаты прерванной подпрограммы восстанавливаются. Восстановление результата при выходе из подпрограммы стандартная процедура. 153

Лекция 10. СТРУКТУРА ЭЛЕМЕНТОВ ПАМЯТИ 154

10.1. Иерархия устройств памяти 154

Принято все элементы памяти используемые в 154

вычислителях представлять про степени приближения к процессору. Непосредственно к АЛУ приближены схемы СОЗУ — РОН выполняются на одном кристалле с АЛУ. Связь CPU—АЛУ—СОЗУ по внутренней шине процессора. Адресация внутренняя в структуре КОП. Здесь же на кристалле может находиться буферная память (кэш) причем как данных, так и команд. БОЗУ в этом случае также обменивается с АЛУ через внутреннюю шину. БОЗУ может выполняться и вне кристалла, причем связь процессор – буфер через внешнюю шину данных. Такая ситуация возможна если цикл работы микропроцессора и ОЗУ отличаются незначительно. Роль ПЗУ синхронизировать во времени процедуры обмена ОЗУ—CPU. Основная память — ОЗУ. Объем ОЗУ может быть значительным, наращиваемым. Условие: в пределах физического адреса формируемого схемой можно наращивать ОЗУ. ПЗУ в вычислителе как правило выступает в роли системного. В нем хранятся процедуры базовой системы ввода \ вывода, а также процедуры контроля, тестирования блоков вычислителя. В зависимости от назначения ПЗУ может быть от нескольких килобайт до сотен килобайт. В небольших вычислителях в нем хранятся не только системные программы, но и рабочие. Внешние ЗУ расширяют возможности вычислителя. При этом они могут хранить как данные, так и командные файлы. Процессор напрямую с ВЗУ не работает, отсюда приходится перегружать содержимое ВЗУ в ОЗУ с тем чтобы уменьшить время выполнения операций. Различные типы ВЗУ позволяют хранить информацию большого объема. На сегодня это устройства с магнитными и оптическими принципами хранения. Большинство ВЗУ имеет контролер — схему формирования хранимой информации в нужном формате. 154

10.2.Модули памяти ОЗУ и ПЗУ 154

Структура вычислителя ориентируется на функциональные узлы ОЗУ, ПЗУ с организацией n*8. Обращение к памяти производится побайтно. В связи с эти необходимо комплексирование элементов памяти имеющих отличную организацию. Наиболее типичным примером схем ОЗУ с организацией 2n*1 являются схемы динамического типа К565РУ. Для получения требуемой организации n*8 необходимо комплексировать корпуса — объединять в блоки по 8 корпусов. 154

Правила объединения: 154

сигналы адреса всех 8 корпусов объединяются параллельно 154

сигналы данных подсоединяются к шине (соответствующим 8 разрядам) 154

сигналы RD/WR включаются параллельно 154

сигналы выборки CS включаются параллельно 154

Особенность схем этой серии — адрес записывается за два такта для применяют управляющие сигналы CAS и RAS (включаются параллельно). Такой модуль может иметь небольшую емкость, тогда для увеличения емкости включают несколько таких модулей. Выбор модулей — по адресному дешифратору через сигнал CS. Регенерация с схемах происходит в выбранном модуле по столбцам. 155

Схемы К537РУ статического типа не требуют регенерации, поэтому при небольшом объеме более удобны, но с увеличение объема их наращивают с помощью адресного дешифратора. Статические ОЗУ более удобны в контролерах формирующих временные интервалы. Динамические схемы требуют регенерации, поэтому время выполнения отдельных команд непостоянно (импульс дрожит). 155

Схемы однократно программируемые пользователем РР — используют пережог плавких перемычек соединяющих строки и столбцы матрицы. Перемычка однонаправлена, следовательно она должна включать диод или транзистор. КМОП транзисторы достаточно долго не применялись вследствие малых токов. На сегодня основной элемент в связи биполярный многоэмиттерный транзистор в эмиттер которого включена плавкая вставка. Физически плавкая вставка представляет из себя напыление из NiCr на разрыв алюминиевого проводника. Для создания локального перегрева вставка имеет утонченный профиль. По эмиттеру транзистор выбирается и через коллектор-эмиттер пропускается ток пилообразной формы. Наклон и длительность импульса подбираются для каждого типа схем. При быстром нарастании тока может произойти термовзрыв — быстрый перегрев перемычки и закипание металла (металл разбрызгивается). При медленном нарастании тока перемычка не расплавляется т.к. энергии недостаточно. Основной недостаток К556 возможность восстановления связей. Со временем кристалл нагревается, алюминиевые проводники текут и контакт восстанавливается. Такое явление устраняется термотренировкой — схема программируется, нагревается, повторно программируется, нагревается. Число таких циклов порядка 10. Эта серия не очень рекомендуется в специзделиях из-за восстановления. Для таких изделий разработана серия К541 в которой перемычки выполнены из поликремния. При разогреве перемычек полупроводник переходит в агрегатное состояние изолятора. Состояние необратимое, поэтому такие перемычки не восстанавливаются, но нагрев производится до большой температуры, поэтому выход годных схем ниже, схемы дороже. 155

Репрограммируемые схемы имеют также матрицу с однонаправленными элементами связи. Каждый элемент путем подачи высокого потенциала (26-28В) переводится в непроводящее состояние. Со временем накопленные заряды могут стекать и элементы связи вернутся в исходное состояние. Поэтому стремятся увеличить «время жизни» такого состояния. Искусственное стирание информации производится облучением жесткими лучами схем РФ и подачей обратного потенциала в схемах РР. Стираемые лучами связи 573РФ обычно стремятся изолировать от света солнца, закрашивая окно в корпусе непрозрачным лаком. Особый интерес представляют разработанные схемы ППЗУ на основе КМОП технологии (К162Х) — малопотребляющие, надежные. Основной недостаток РТ, РР, РФ — значительное потребление энергии. 155

10.3. Ассоциативные запоминающие устройства 155

Ассоциативные ЗУ относят к безадресным элементам, хотя косвенно термин адрес в них появляется. Часто эти схемы называют адресация по содержимому, т.е. при обращении к схеме производится поиск по входному сигналу, его образу. Например, в толстой книге необходимо встретить сочетание «ах, если бы». При поиске такого сочетания результатом будет номер страницы, номер строки, т.е. своеобразный адрес по которому находится фраза. Ассоциативное ЗУ работает одновременно с процессорами. Основное назначение таких систем — распознавание образов. На вход системы предъявляется некоторый образ. Система сопоставляет этот образ с имеющимися в ее памяти реализациями и в случае совпадения обрабатывает соответствующую подпрограмму. Таким образом, в основе работы таких систем лежат процедуры сравнения, сопоставления входной реализации с содержимым памяти. Поскольку хранимые образы как бы идеальны, их называют эталонами. Схемы АЗУ сравнивают входной сигнал с эталоном, формируя адрес при совпадении. В основе процедур сравнения — схемы с последовательным или параллельным сравнением. Структура с последовательным сравнением имеет вид. Регистры содержат к слов (входные реализации). Каждое слово n разрядное. Крайние разряды (слово) сравнивается с одним эталоном. Если совпадения нет, то тактовый генератор проталкивает кольцевым сдвигом содержимое на 1 разряд вправо. Правый разряд переписывается через входные схемы вновь. На следующем такте сравнивается новое слово и так до совпадения. Если по всем разрядам информация совпала с эталоном схема сравнения останавливает счетчик и выдается номер совпавшей реализации. Т.е. из пришедшего массива находится номер слова эталона. Информация в регистры загружается через вход n разрядов. Таким образом процедура сравнения требует: 156

загрузки информации 156

последовательное сравнение до совпадения. 156

Может оказаться, что совпадения не произойдет, тогда счетчик по переполнению выдает сигнал отсутствия. Описанная схема имеет последовательный принцип, основной недостаток которого время. Поэтому применяют параллельные схемы АЗУ, в которых число схем сравнения равно числу разрядов регистра и каждый разряд схемы регистра связан со своей схемой сравнения, а она с одним эталоном. Опознавание производится за один «такт». Если какой либо разряд совпадет с эталонным результатом — адрес по схеме сравнения. В параллельных схемах основное — большое число связей, поэтому разрядность таких схем невысокая. БИС АЗУ с серийном виде не выпускаются. Это связано с еще недостаточно широким развитием распознающих автоматов. Трудности — число входов\выходов. Схемы АЗУ находят применение в различных распознающих автоматах (системах и\или), поэтому применение автоматов стимулирует АЗУ. 156

10.4.Безадресные схемы. Стек. 156

Другим примером безадресных схем, являются схемы построенные по принципу стека — набор регистров в которых информация сохраняется незначительное время. Фактически адрес в этих структурах все же присутствует, хотя проявляется неявно. FIFO — представляет из себя набор нескольких 157

регистров разряды которых параллельно соединены, так что при каждом тактовом сигнале содержимое проталкивается вниз. Число регистров — глубина стека. Эта структура обеспечивает некоторую задержку хранимой информации и доступ к ней по внешнему сигналу. При каждом проталкивании вниз в верхний регистр записывается новая информация. LIFO предусматривает запись и чтение только с верхнего регистра. В стек заносятся последовательно несколько слов, чтение производится в обратной последовательности. Этот стек разработан для адресации при обращении к подпрограммам. При обращении к подпрограмме в стек заносится адрес возврата. Если в выполняемой подпрограмме имеются вложенные подпрограммы, адрес возврата в основную программу проталкивается вниз но полной глубины стека. При выходе из подпрограммы содержимое поднимается и последним показывается адрес возврата в основную программу. Стек выполняется аппаратно, что дает сокращение времени при переходе от\к подпрограмме. Как таковой адрес в этих схемах и не нужен. Информация об адресе косвенно учитывается программистом при составлении программы. 157

1Какую роль играют буферные схемы в организации обмена данными и командами в современной ЭВМ? 157

Лекция 11 ПРИНЦИПЫ ЗАПИСИ ИНФОРМАЦИИ НА МАГНИТНЫЕ НОСИТЕЛИ 158

11.1.ВЗУ. Спектр решений. 158

Способы построения памяти и основные элементы ЗУ считаются некоторым критерием, оценивающим уровень вычислительной техники. Поэтому системам памяти придается много внимания при разработке. Магнитная память считавшаяся основной на начальных этапах вычислительной техники сегодня прочно обосновалась во внешних ЗУ. Объем ЗУ на единицу хранимой информации постоянно снижается вследствие улучшения технологии получения самого материала и новых способов записи\чтения информации разрабатываемых постоянно. Эти два направления приводят к появлению новых конструктивных решений в ВЗУ. При этом можно сказать, что своего предела как по объему, так и по быстродействию магнитные ЗУ еще не достигли. Характеристики магнитных ЗУ с точки зрения объема на бит хранимой информации можно представить в виде некоторой координатной оси на которой отмечены существующие на сегодня технические решения. Минимально возможный объем материала для хранения бита домен. Рассмотренная система по координатам имеет разрывы между реализациями. Т.к. в природе разрывов нет, можно считать, что в этих разрывах пока не предложенные технические реализации. Вместе с различными техническими реализациями меняется и способ запаси информации на носитель, постоянным же остается пока только одно: информация занесется или считается с магнитного материала при обязательном изменении магнитного поля пересекающего виток проводника. Вне зависимости от уровня тока в проводнике это требование остается. Основными способами записи цифровой информации в магнитные ЗУ являются: 158

по трем уровням 158

Единица записывается при одном направлении тока в проводнике, ноль пишется при обратном направлении тока. Основной недостаток способа — малая плотность записи за счет промежутков между битами. 158

без возврата к нулю 158

Пустых промежутков нет. Поэтому разделять одинаковые биты (например 00) сложно. Необходим синхросигнал. 158

двухчастотный 158

Единичный сигнал записывается переменным напряжением удвоенной частоты. 158

запись по двум дорожкам 158

Для записи единиц использовалась одна дорожка, для записи нулей другая. 158

фазовый метод 158

Если после записи 0 или 1 пишется тот же уровень, направление тока изменяется. Если уровень изменился 01, 10, ток в магнитной головке не изменяется. Статистически учитывая. Что разряды постоянно меняются, скорость изменения тока меньше. Расшифровка записанной информации требует специальной схемы, но стабильна. 158

Накопители на магнитных лентах продолжают оставаться основными для устройств большой емкости. Оптические накопители на сегодняшнем уровне работают только по чтению, перезапись информации с нынешним уровнем технологии невозможна. 159

Лекция 12.КОНТРОЛЬ ИНФОРМАЦИИ В ЭВМ 159

12.1.Классификация методов контроля 159

Поскольку ВМ — сложная техническая система в ней обязательно должны использоваться процедуры контроля как передачи, так и преобразования информации, т.е. помимо основного оборудования в схемах предусматривается дополнительно средства контроля. При выявлении ошибки процесс преобразования (передачи) заканчивается, по возможности ошибка исправляется и основная программа продолжается. Таким образом цель средств контроля не остановить вычисления, а получить результат с максимальной достоверностью. Контроль проводится как аппаратными средствами, так и программно. Аппаратные средства включаются в состав основных функциональных блоков процессора, контроллера ввода\вывода, средств передачи. Программно контролируется память, выполнение отдельных операций. При появлении ошибки программно сохраняются промежуточные результаты и воспроизводится ситуация которая привела к ошибке. Она проверяется и отображается при необходимости на внешних устройствах. Все средства контроля принято условно делить на две составляющие: контроль передачи информации, контроль преобразования. Основным способом обнаружения при процедуре передачи считается сумма по модулю 2. К передаваемой информации добавляется 1, контрольный разряд ( например девятый). Источник вырабатывает байты информации и схема контроля автоматически устанавливает 9 разряд в 1 или 0 в зависимости от передаваемого кода. При контроле по чету контрольный разряд должен иметь значение с учетом которого сумма по модулю 2 передаваемых разрядов 0. При контроле по нечету сумма по модулю 2 равна 1. В приемнике все 9 принятых разрядов вновь объединяются схемой суммы по модулю 2 и вновь сравниваются (чет\нечет). Возникает ошибка — передача приостанавливается. Сумма по модулю 2 позволяет обнаружить нечетные ошибки, исправить не может. Для исправления при передаче используют избыточные коды. Суть этого метода: двоичная информация представляется не полным двоичным кодом, а избыточным (кодом Хэмминга). В коде Хэмминга одна комбинация от следующей отличается не менее чем двумя разрядами (кодовое расстояние r=>2). Увеличение кодового расстояния ведет к росту разрядности передаваемого кода, поэтому такие кода называют избыточными. Коды Хэмминга в приемнике позволяют распознать испорченную информацию, восстановить ее. Восстановление — процедура замены принятого кода на ближайший код Хэмминга. Увеличение разрядности до 30-40%. Помимо кода Хэмминга применяют циклические коды. Они основаны на том же принципе увеличения кодового расстояния. В целом контролем передачи охвачены все цепи при передаче между процессором и внешними устройствами. Контроль передачи информации вводится всегда, если информация передается между памятью процессора и внешним устройством. Наиболее популярными способами являются контрольный разряд и сумма по модулю 2. 159

12.2.Контроль выполнения преобразований. Диагностика. 159

Эта сторона охватывает в основном непосредственно процессор и функциональные блоки процессора. Аналогично разделяется на обнаружение и обнаружение и исправление. Методы обнаружения: программные и аппаратные. 159

Программные методы контроля: 160

счет в 2-3 руки — т.е. повторный просчет со сравнением результатов. Основной недостаток — время выполнения значительно возрастает. Программные тестовые методы выполняются с переменными кодами (с изменяющимися) или постоянными кодами. В основе методов — решение контрольной задачи — заранее известные операнды — константы преобразуются на оборудовании и результат сравнивается с третьей константой (правильным результатом). При совпадении, выносится решение об отсутствии ошибок преобразования. 160

Учет особенностей операндов — анализируется специфика задачи и возможный результат (близкий к нулю или переполнение) и если возникает признак, значит выносится решение о неисправности. 160

Аппаратное обнаружение. 160

Сумма по модулю 2 — поскольку сумма по модулю 2 обнаруживает только нечетные ошибки, разработаны методы суммы по модулю Р (где Р>2), которые позволяют обеспечить большую разрешающую способность, но объем оборудования пропорционален степени Р. Учитывая, что контроль — задача вспомогательная, оборудование схем контроля не должно быть значительным. 160

Использование двухпроводной логики (например, активный низкий 1). Любое устремление выполнить контроль аппаратно приводит к дополнительному оборудованию, но часто это оправдано. Наиболее ярким примером такого подхода считается резервирование. 160

Контроль выполнения логических операций — сумма по модулю. При формировании управляющего сигнала применяют преобразования с целью сравнения истинного результата и контрольного. Число схем совпадений (сумма по модулю) может быть больше в каждой линии выхода (2 или 3). Часто прямое преобразование требует значительных затрат, тогда променяют обратные преобразования с целью восстановления входного сигнала из выходного. Иногда вместо дублирования схемы прямого преобразования формируется специальная свертка (контрольный разряд). Сравнение результата и выхода с генератора также по комбинационной схеме. Учет особенностей результата — появление 1 или 0 в конкретных разряда. Этот метод искусственный, он не формализуется, поэтому решение о его принятии вносит разработчик. Любые схемы контроля встраиваемые в процессор, увеличивают аппаратную сложность и стоимость, уменьшают надежность работы устройства. 160

Контроль арифметических операций проводят по тем же методам, что и логических. При контроле последовательностных схем используют специальные аппаратные средства — сигнатурные анализатора. Сигнатурные анализаторы построены на сравнении результата — комбинации 1 и 0 со сверткой — сигнатурой. В каждом разряде запоминается последовательность 1 и 0 за конкретный интервал времени. Реализация записывается в кольцевой сдвиговый регистр. Циклически сдвигая содержимое регистра объединяют определенные разряды по модулю 2. В результате на выходах схем объединения формируется свертка — сигнатура. Если она совпадает с контрольной, ошибки нет, в противном случае ошибка. Сигнатурные анализаторы встраиваются в рабочие схемы и по результату сравнения: контрольная сигнатура — рабочая, выносится решение об ошибке. Диагностика проводится программно или аппаратно. Аппаратная диагностика — все основные узлы охвачены схемами контроля. И если какая-либо из схем контроля дает ошибку по ее номеру (выходу) выносится решение о неисправности этого узла. Т.е. диагностика это не только обнаружение ошибки, но и определение неисправного узла в блоке. Программные методы диагностики основаны на контроле с помощью отдельных диагностических программ определенных узлов блоков. Любая диагностическая программа выявляет наличие ошибки. Программа отвечает на вопрос: появится ли ошибка при работе этой программы. Если ошибка появилась узел (блок) неисправен. Если ошибка не появилась — программа не выявила ошибки. Среди программных методов диагностики наиболее известным подходом является циклическое выполнение операции (например, записи 1 или 0 в соседние ячейки памяти). При этом полярность сигнала постоянно изменяется. «Шахматный тест» памяти предусматривает «шахматное поле» куда периодически записываются 0 и 1, далее сдвиг информации на одну ячейку и так несколько раз. Любая диагностическая программа прокручивается не один раз в устройстве и решение выносится по результату всех испытаний. 161

1.На чем основаны принципы контроля передачи информации без восстановления? 161

Лекция 13. КЛАССИФИКАЦИЯ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ, ТИПЫ 162

13.1.Классификация систем 162

Понятие вычислительная машина обычно применяют к вычислительному устройству, имеющему небольшие габариты и единую конструкцию. Обычно это устройство включает минимально необходимые функциональные узлы. Система относится к более сложным устройствам и объединяет функциональные блоки территориально разнесенные, чаще однотипные. В составе системы может быть несколько функциональных однотипных блоков. Понятие комплекс выше системы, его применяют к устройствам занимающим определенное пространство, т.е. разнесенные, имеющие каналы связи и разнотипные повторяющиеся функциональные блоки. Поскольку между комплексом и системой граница размыта, обычно их разделяют по конструктивному признаку. Комплекс — это множество самостоятельных конструктивно устройств. Сети — территориально разнесенные вычислительные устройства, использующие стандартные способы связи между собой. Обычно система — вычислительная, сегодня информационно-вычислительная система (ИВС). Как правило информационно-вычислительная система или информационно-вычислительный комплекс имеют прикладное назначение. Те или иные конфигурации предназначены для сбора и обработки информации, управления, диагностирования, автоматизированных рабочих мест. В этих приложениях непосредственно вычислительные процедуры занимают не основную роль. Основным становится передача, хранение информации. В зависимости от состава системы изменяется конфигурация, динамические характеристики, надежность устройств. В процессе эволюции системы прошли длинный путь, поэтому появились различные конфигурации вычислительных систем. 162

Наиболее традиционно системы делят на два типа по режиму использования: однопрограммные и мультипрограммные. Первые, как бы последовательные и начав обработку одной программы, последовательно выполняют ее до завершения, даже если процедура предусматривает ввод-вывод (простой процессора) программа не прерывается. На этом подходе построены большинство небольших вычислителей, разнообразием в которых является введение режима пакетной обработки: сразу после выполнения i-й задачи, программа без участия оператора переходит к следующей задаче. Режим пакетной обработки вводится для повышения производительности. Мультипрограммная система также может работать в режиме пакетной обработки и как система коллективного пользования. Во втором случае система может решать как бы одновременно несколько задач для нескольких абонентов. Мультипрограммный режим ориентирован на полную загрузку процессора вычислительными процедурами, во время работы с внешними устройствами процессор занят решением другой задачи. На конфигурацию режим работы влияния не оказывает. Основное — программное обеспечение. 162

Второй подход — по количеству процессоров: одномашинные (типовая структура, причем сопроцессор объединяется с основным) и многопроцессорные (многомашинные). Отличие в том, что многопроцессорные системы могут иметь единый конструктив, многомашинные — различные конструктивы, каждая машина свой конструктив. Многопроцессорные комплексы могут работать в режиме реального времени или в обычном пользовательском режиме. Режим реального времени предусматривает выполнение законченных процедур до обновления информации. Например, с внешнего устройства вводится массив, он обрабатывается за t, выносится решение и только после этого времени поступает новый массив. Такие системы необходимы в информационно-вычислительных комплексах, в АСУТП, в устройствах слежения и управления. 162

По территориальному расположению системы подразделяют на: сосредоточенные конструктивно в одном месте, с телеобработкой (вычислители разнесены на небольшое расстояние), сети ЭВМ. Принципиальным различием телеобработкой и сетями является то, что обмен информации в сетях происходит по последовательному принципу. 162

Помимо этой классификации существует деление многопроцессорных вычислительных устройств по принципам передачи информации. Поскольку многопроцессорные системы ориентированы на модульный принцип построения, их ресурсы могут увеличиваться за счет наращивания функциональных блоков. 163

Типовая структура ЭВМ имеет представление: 1 поток команд, 1 поток данных. Однородная матричная система имеет структуру: 1 поток команд, множественный поток данных. Такие структуры обрабатывают большие данные (матричные процессоры). Если применить несколько программ для обработки массивов данных, получаем структуру: множественный поток команд, множественный поток данных. Как поток данных, так и потоки команд функционируют по конкретным шинам, поэтому аппаратно эти структуры требуют значительных затрат процессоров, так и каналов связи процессор-память. Одно из перспективных направлений мультипроцессорных систем — потоковые машины. Рассмотренная классификация не затрагивает многих вопросов, например способов управления (микрокоманды, команды, макрокоманды, теги), способов разделения памяти, обращения к ней, протоколов связи, интерфейсов и т.д. 163

13.2.Одно- и многопрограммный режим работы вычислительного устройства 163

Функционирование вычислителя можно представить различными временными отрезками, основными из которых являются счет и ввод-вывод. После загрузки вычислителя процессор переводится в режим счета, а закончив его в режим ввода-вывода. Вместе с тем в процессе работы необходимо ввести информацию и по истечению процедуры ввода процессор вновь переводится в режим счета. Однопрограммный режим работы предусматривает последовательное выполнение каждого состояния, поэтому процессор в режиме ввода-вывода простаивает, ожидая окончания процедуры. Для индивидуального пользователя такой режим нормальный. Вместе с тем производительность системы в целом (число операций деленное на время) невысока. Оценка работы машины по этому параметру мала. Режим работы применяют в несложных вычислителях (микроЭВМ). Для повышения эффективности используют мультипрограммный режим работы. Целью является снижение времени, когда простаивает процессор. В этом режиме система одновременно может выполнять операции ввода-вывода, т.е. на временной диаграмме это можно представить следующим образом. 163

При мультипрограммном режиме после выполнения счета первой задачи процессор настраивается на счет второй задачи. Ресурсы и информация первой поступают на ввод-вывод. Каждый счет выполняется процессором в свободное окно. Такая загрузка процессора более равномерна и с ростом числа задач возрастает. Это стремление, казалось бы, должно привести к использованию сразу множества заданий при счете. Однако число одновременно существующих заданий технически ограничено. Коэффициент мультипрограммирования — число задач одновременно стоящих на счет. Время пребывания задачи U на счете и производительность  определяется примерно кривой. На практике оптимальное число 3-7. Особенность режима мультипрограммирования — в необходимости дополнительных программных средств обеспечивающих распределение ресурсов, загрузку программ и анализ занятости процессора, устройств ввода-вывода. Поскольку в памяти одновременно загружены несколько программ возникает задача определения приоритетов — какую задачу поставить на счет. 164

Режим мультипрограммирования применяют не только для нескольких задач, но и для одной большой задачи, если возможно выполнение ее по частям, т.е. несколько подпрограмм одной задачи могут выполняться параллельно. Особенностью мультипрограммных режимов считается то, что задание разбивается на составляющие части — пункты или шаги задания. Каждый пункт задания может в результате работы вызывать другую программу. В этом режиме могут создаваться подзадачи, т.е. в целом режим мультипрограммирования предусматривает деление задания на составляющие, с которыми процессор работает как с самостоятельными задачами. Память разбивается на системную область где храниться ядро операционной системы и основные программы и динамическую область в которой располагаются сведения о всех заданиях. Приоритет — в сторону увеличения адресов, т.е. программа находящаяся в динамической памяти с большим адресом имеет больший приоритет. 164

13.3.Использование пакетного режима 165

Использование пакетного режима — одна из форм организации вычислений, суть которой в том, что в память ЭВМ загружаются несколько заданий сразу, но выполняется каждое задание последовательно (однопрограммный режим). Выигрыш в том, что сразу после счета первой задачи начинается выполнение второй. Такие процедуры как загрузка второго задания, распределение памяти уже не выполняются. После того как первое задание закончено, по стеку задачи опускаются, и на свободное место ставится новая задача и так последовательно. Цель пакетного режима та же, повысить производительность системы за счет более полной загрузки процессора. Структуру такого режима можно представить в следующем виде. 165

С учетом мультипрограммного режима в пакетном режиме число одновременно находящихся в памяти задач также конечно. Рост числа задач требует увеличения памяти, поэтому с учетом стоимостных характеристик величина Мопт снижается до 4-5 задач. При рассмотрении обоих режимов следует учитывать, что выполнение процессором второго задания после первого требует небольшого времени на перезагрузку управляющих программ. 165

Режим реального времени применяют в вычислительных системах, работающих с физическими сигналами — информационно-контролирующими, управляющими, обрабатывающими программами. Понятие это условно, поскольку время изменяется. Условие реального времени tобр.<tпер.след.вх.сигн. В этом режиме в первую очередь требуется быстрое измерение сигнала и занесение его в память, поэтому время начала работы процессора определяется временем поступления входного сигнала. Программа запускается по какому-то внешнему событию (чаще прерыванию). Использование современных алгоритмов требует корреляционной обработки, быстрого преобразования Фурье, соответственно объем памяти должен позволять хранить соответствующие выборки. Помимо процедур обработки вычислительная система должна обеспечивать процедуры преобразования сигналов в цифру и наоборот (АЦП, ЦАП). 165

Вопросы для самопроверки 165

В гарвардской архитектуре память данных и память команд разделены, т.е. процессор читает команды из памяти команд по шине команд и читает данные из памяти данных по шине данных. Между ними (шинами) может быть связь через мультиплексор. 166

Как в традиционной, так и гарвардской структуре существует принципиальное явление, ограничивающее производительность процессора — канал связи. Если увеличивать быстродействие процессора, то скорость выполнения начинает ограничиваться задержкой в канале. Эта величина конечна, поэтому ее практически не преодолеть. Если увеличить число процессоров работающих параллельно с общей памятью, то при реальных характеристиках увеличение производительности, возможно, не более чем в 3…4 раза с большим числом процессоров. Основная причина падения производительности на один процессор (снижение эффективности) в мультипроцессорных системах — сама архитектура вычислителя, предусматривающая общую память и последовательный к ней доступ. Поэтому разрабатываются варианты увеличения производительности с применением параллельных процессоров. 166

14.2. Альтернативные структуры 166

С ростом требований к производительности, особенно в таких технических приложениях как АСУТП, обработка сигналов, системы слежения возникла необходимость в значительном сокращении времени обработки входной информации. Первым шагом было внедрение конвейера. Операция разбивалась на несколько составляющих. На первом шаге обрабатывалась входная операция — i-я команда над первым словом информации. На втором шаге над тем же словом выполнялась j-я команда и над вторым i-я (i+1). На третьем шаге k-я команда над первым словом и над двумя следующими j+1, i+2. 166

Такой подход требует увеличения аппаратных затрат, т.к. в каждый момент времени выполняется несколько операций в различных устройствах. Общая память (традиционная архитектура) здесь сохранена, поэтому конвейер дает выигрыш ценой значительных аппаратных затрат. Основной недостаток конвейера — необходимость выделения примерно равных во времени процедур. Часто это сложно. Поэтому иногда операционное устройство в конвейере в некоторых тактах может простаивать. Следующий принципиальный шаг к повышению производительности вычислительной системы, применение многомашинных и много процессорных комплексов. Это направление просматривалось в отношении многомашинных структур. 166

Многомашинный комплекс появился как средство обработки сложных задач на 2..3 машинах. Машины объединяют через канал, при этом реальная производительность возрастает только при загрузке обеих машин. Если задачу можно было бы распараллелить, получался бы выигрыш в производительности. Как и в традиционной структуре, узкое место системы — канал связывающий две машины. Наряду с ростом производительности эта структура имеет и большую живучесть. Второе ее качество на сегодня и определило применение таких структур. Повышение надежности вычислений путем дублирования — пример двухмашинного комплекса. Обе машины принимают один сигнал, и каждая порознь обрабатывает его, формируя результат на внешних устройствах. При этом одна машина выбирается основной, вторая резервной. В случае возникновения сбоя в основной машине информация снимается с резервной. С точки зрения организации вычислительного комплекса многомашинные комплексы — это первая попытка увеличить производительность путем распараллеливания алгоритма, но эффективность такой организации оказалась более важной при сохранении надежности вычислений. На сегодня многомашинные комплексы используют для повышения достоверности вычислений. 167

Связь машин между собой по системной шине невозможна. Причина — сигналы в системной шине изменяются согласно фронтам собственного задающего генератора. У двух одинаковых машин фронты задающих генераторов не совпадают, поэтому через системную шину объединять машины нельзя. Объединение вычислителей производится через стандартные средства — каналы, интерфейсы имеющиеся в устройстве. Если ввести модуль согласования, объединяющий две системные шины, то принципиально возможно передавать сигналы с системной шины одного процессора другому. Возникает лишь вопрос, а кто главный? Поскольку без приоритета процедуры передачи организовать нельзя. Если же один из процессоров выделять как главный, получаем иерархическую структуру, в которой процессоры выполняют различные функции. Наиболее распространенным вариантом многомашинных комплексов с иерархической структурой считается шинная организация. 167

Например, управляющие комплексы на базе СМ1420 с общей шиной у процессора в качестве периферийных устройств используют микроЭВМ («Электроника 60») включенные через блок сопряжения. Блок сопряжения имеет специфичные функции для конкретной задачи, т.е. универсальность комплекса при этом теряется. Имеются случаи, содержащие до трех уровней иерархии. Причем такие комплексы выпускаются под задачи АСУТП и цифровой обработки сигналов. Особый случай объединения однотипных вычислителей в систему — это различного вида цифровые сети. 167

Вопросы для самопроверки 167

1.Перечислите основные ограничения архитектуры Фон-Неймана. 167

Лекция 15. МНОГОПРОЦЕССОРНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ КОМПЛЕКСЫ 168

15.1.Принципы объединения процессоров с структурах 168

Принципиальным отличием этого подхода является то, что в комплексе процессоры составляют как бы единое целое, хотя они разделены структурно и конструктивно. Главный критерий единства системы — общая память (общее поле памяти). Под ним понимают равную доступность каждого процессора комплекса к ячейкам памяти. Это позволяет пересылать информацию из одного процессора в другой. При этом процессоры могут быть даже различными. Второе, что отличает эту структуру — она управляется общей операционной системой. Процедура ввода-вывода осуществляется по типовой схеме, т.е. через систему каналов. Внешнее запоминающее устройство через систему каналов связывается с тем или иным процессором. Равнодоступность памяти обеспечивается коммутаторами. Роль системного арбитра (предотвращающего конфликты) играет коммутатор, быстродействие которого на порядок выше процессора. Время цикла памяти здесь складывается из задержки в коммутаторе и непосредственно задержки в запоминающем устройстве. Многопроцессорные структуры также могут иметь иерархию. Немалую роль играют и способы связи в системе. Между модулями (устройствами) существуют следующие типы связей: 168

регулярная; 168

многовходовые модули (относятся к памяти); 168

шинная организация; 168

многоуровневые связи. 168

Наиболее медленная форма связи — шина. Многопроцессорные вычислительные комплексы на достижение высокой производительности. 168

15.2.Структуры многопроцессорных вычислительных комплексов 168

Современные комплексы имеют большой диапазон характеристике, особенно производительности. Так эта величина достигает нескольких десятков миллионов коротких операций в секунду (в рекламе сообщается о –производительности на порядок выше). Эти сообщения следует относить не к производительности одного процессора, а к оценке производительности нескольких и даже десятков процессоров объединенных в вычислительный комплекс. Традиционно они размещаются в стойках, при этом основную роль в разработке комплекса начинает играть программное обеспечение, поскольку задачу необходимо распараллелить — разработать параллельный алгоритм обработки входных сигналов. Любая параллельная система имеет ограниченный диапазон применения, ее целесообразно использовать в случаях, когда алгоритм работы допускает распараллеливание. Если параллельная работа, параллельное выполнение отдельных фрагментов алгоритма затруднено, традиционная структура более эффективна. Конечно, такая задача может быть решена на параллельных структурах, но простои процессоров, кроме одного снижают эффективность, целесообразность применения такой структуры. Среди множества возможных классификаций параллельных структур различают несколько. 168

Классификация по потокам данных \ команд 168

Традиционная архитектура вычислителей (последовательных) может быть представлена в этом 169

делении следующей структурой. Общая память данных \ команд оперирует с потоками данных и команд. Поток — это направленный перенос информации источник-приемник по шинам. Как данные, так и команды в произвольный временной интервал существуют независимо друг от друга и каждый в одном виде. Это последовательная структура, в которой данные связаны с одной конкретной командой. Если необходимы новые данные, формируется новая команда или повторяется. 169

Общий поток команд \ множественный поток данных. Отображение этих потоков на структуру вычислителя можно представить в следующем виде. 169

Главное отличие этой структуры: множество пар процессор-память данных, работающих под управлением единой команды из памяти команд. Эта структура наиболее близка к термину параллельная обработка, поскольку в каждый момент времени множество операндов преобразуются под управлением одинаковых команд. Неким подобием этой структуры является секционированный арифметический блок, в котором одна микрокоманда поступает на все секции, а операнды различны, но это лишь частный случай. Реально операнды должны быть независимы. Такая структура иногда именуется матричной многопроцессорной системой, но матрица подразумевает наличие матрицы процессоров -. регулярной структуры, в узлах которой находятся процессоры. Основное для данной структуры — необходимость и возможность распараллеливания, т.е. разработки таких алгоритмов, когда входные сигналы независимы и вместе с этим преобразуются по однотипным командам. Конечно, в реальных условиях некоторые процессоры пропускают ту или иную команду, но система эффективно работает, если таких пропусков немного. Параллельные системы с такой структурой применяют для обработки многомерной графики, сигналов от реальных датчиков, работающих в реальном времени. 169

Вторым вариантом распараллеливания является конвейеризация. В конвейере множество команд работает над одиночным потоком данных. Процессоры соединены в цепочку по шинам данных, при этом шины команд у каждого самостоятельные. В каждый момент времени выполняются разные команды в процессорах над одним потоком данных. Поток данных в этом случае — последовательность операндов несущих информацию о какой-то величине. При этом каждое значение операнда последовательно преобразуется согласно поступающим командам. Если в цепочке 5 процессоров, то преобразование выполняется за 5 тактов и результат на выходе формируется через время t=5t. Выигрыша в задержке здесь нет, но пока операнд находится в цепочке, синхронно с ним преобразуются еще 4 операнда в остальных процессорах, поэтому общая производительность повышается. Эти структуры применяют для преобразования в реальном времени, когда информация как бы задерживается в цепочке. Первый результат формируется через 5t, все последующие за t. В данных структурах общий алгоритм разбивается на составляющие части независимо одна от другой, поэтому сложностей в разбиении нет, и конвейерная структура может применяться значительно шире в параллельной обработке. Конвейерный подход к обработке информации распространяется не только на межпроцессорные связи, но и используется внутри процессора. Несколько АЛУ последовательно прообразуют входной сигнал, повышая тем самым производительность (RISC). Совмещение двух рассмотренных подходов: параллельной и конвейерной обработки выразилось в применении множественного потока команд и множественного потока данных. 169

Структура с множественным потоком команд и данных — чисто матричная, регулярная структура, где матрица процессоров в одном слое использует параллельную обработку, а последовательно по слоям конвейер. Это направление известно как однородные вычислительные системы. Применяются в сверхбыстродействующих специализированных системах работы с реальными сигналами. Уровень сложности подчеркивается тем, что в качестве устройства управления памятью команд применяют процессор типа СМ (СМ1420). 170

15.3. Классификация по программной организации 170

Помимо рассмотренной классификации параллельные вычислительные системы разделяют по программной организации на три следующих вида: 170

С логическим программным управлением; 170

С управлением потоками данных; 170

С редукционно-программным управлением. 170

В машинах с логическим программным управлением команды выполняются за счет детальной проработки последовательности управляющей информации. Любую программу здесь рассматривают как последовательное преобразование от исходного до конечного состояния операндов. При этом процессор использует запросный механизм данных: обращение к памяти производится по адресам, содержащимся в исполняемых командах. Как правило, управление передается от одной команды к другой последовательно, т.е. используется последовательный механизм выбора команд. 170

Последнее время развивается направление потоковых машин. В системах с потоками данных предполагается наличие большого числа специализированных операционных блоков. Каждая операция выполняется на отдельных операционных блоках. Данные снабжаются указателями типа данных. Выполнение операций осуществляется по мере готовности участвующих в них данных. Механизм функционирует по значению. По мере того, как операнды преобразуются, им присваивается индекс, и этот индекс является признаком для дальнейшего использования данного результата в программе. Чтобы выбрать операнды по мере готовности необходимо параллельное управление, т.е. одновременный анализ индексов. Множество команд разделено на две группы: команды производители данных и команды потребители данных. Как правило, программы таких машин строятся из несложных операций. Программы более высокого уровня используют предыдущий уровень в качестве составляющих частей. Здесь вновь можно вспомнить микрокоманду — элементарную операцию над данными. Такого разделения (микрокоманды) в потоковых машинах нет, чтобы не было путаницы. Устройство управления потоковой машиной загружает команды в последовательности готовности к выполнению. 170

Система с редукционно-программным управлением использует в качестве стимула к началу операции флаг (признак потребности ее выполнения). 170

Новым в организации структур вычислителей является использование однородных вычислительных сред (регулярных структур) в основе которых матрица процессоров. При этом в качестве процессора использован транспьютер. Можно привести таблицу взаимосвязи данных и управления. 170

Таблица 8 170

Механизм управления 171

Механизм данных 171

По значению 171

По запросу 171

Последовательный 171

— 171

Архитектура Фон Неймана 171

Параллельный 171

Потоковая структура 171

Параллельные машины 171

Рекурсивный 172

С цепочечной редукцией 172

С графической редукцией 172

Классификация по архитектуре 172

Кроме программной организации выделяют три класса машин по архитектуре: 172

централизованные машины (управление) — один процессор соединенный с памятью, единственная текущая команда передает управление единственной следующей команде. 172

Машины с коммутацией пакетов — конвейерный принцип, когда ряд процессоров, средства связи и память объединяются в последовательную структуру для решения текущей задачи. 172

Машины с обработкой выражений — формируется набор из процессора, памяти, средств связи. Этот набор формируется как регулярная структура. Программа в них достаточно большая по составу, в активном состоянии пребывают лишь некоторые составляющие, остальные находятся в состоянии ожидания. 172

Качество той или иной организации вычислителя можно определить неким соотношением — эффективностью: 172

Si Tni 172

Е= ——————; 172

Tc Si 172

Оценка эффективности основана на анализе временных параметров. Причем эти параметры достаточно просто можно проанализировать при работе вычислителя. 172

Tni — время в течение которого i-е средство в системе занято полезной работой (например процессор выполняет счет, формирует управляющий файл на устройства ввода-вывода). 172

Tc — суммарное, общее время работы системы при решении задачи. 172

Весовые коэффициенты Si пропорциональны быстродействию соответствующих средств. Таким образом, в числителе формулы количество полезных операций выполненных при решении задачи, в знаменателе, количество всех операций которые могли бы быть выполнены при полной загрузке. 172

Вопросы для самопроверки 172

1 Какой основной принцип использован при объединении процессоров в многопроцессорных системах? 172

2 Приведите классификацию структурной организации вычислительных систем по потокам информации( данных) и управления. 172

3.Охарактеризуйте конвейерную организацию вычислительной системы. 172

Лекция 16.ОСНОВЫ МОДУЛЬНОГО ПОСТРОЕНИЯ ВЫЧИСЛИТЕЛЕЙ 173

16.1. Формальная модель синтеза структуры вычислителя 173

Рассматривая организацию вычислительных систем можно отметить определенную закономерность в их построении. Прежде всего, выделяются основные составляющие в системах: процессор, память, контроллеры внешних устройств, устройства ввода-вывода, внешние запоминающие устройства, системы связей. Компоновка этих отдельных функциональных блоков и определит структурную организацию вычислителя. Таким образом, структуру можно представить как композицию составляющих блоков и связей между ними. Вместе с тем кроме структурной организации выделяют и программную организацию. Любую вычислительную систему представляют как композицию (т.е. последовательную, параллельную, комбинированную) ее программных блоков. Причем здесь учитываются не только программы пользователя, но и все системные блоки. Третья составляющая представления вычислительной системы — потоки данных и потоки команд. Если представить последовательность преобразование данных как информационный поток данных от постановки задачи (ввод данных) до вывода результатов (вывода информации), то временные изменения также можно представить некими блоками (составляющими) расположенными в плоскости в определенной последовательности. Таким образом, все три группы (аппаратная, программная, логическая) могут быть зрительно представлены на плоскости как набор определенных модулей и связей между ними, т.е. каждую из трех групп можно отобразить своим графом на котором состояния отождествлять с тем или иным модулем, а дуги переходов с возможными линиями связи, передачи информации. Например, произвольную структурную организацию можно представить как набор Г={Г1,Г2,Гn,R1,R2,Rn}, входящих блоков и набор связей между этими блоками. Особенность вычислительных систем в том, что для их различных классов выделяют типовую организацию, например структура с общей шиной, параллельные структуры, последовательное выполнение операций. В рамках отдельных модулей и типовых структурных (программных) организаций можно сократить количество разнообразных взаимосвязей в представляемой структуре, т.е. исключить обратную связь, выделить информационный поток. Эти ограничения позволят представить любую вычислительную систему через ее формальное описание, т.е. получить модель системы. Любая модель не может показать абсолютно все свойства или качества описываемой структуры, т.е. невозможно показать модель структурной организации и на ней все особенности программной модели, хотя частично это возможно. Лучше сопрягаются структурные организации и информационные потоки. Программная модель чаще показывается отдельно. 173

На приведенной структуре графа не отражена особенность интерфейса вычислителя: одно или двухшинная организация. Для ее уточнения возможно выделить в процессоре дополнительный блок — канал, причем для адреса, данных и команд каналы различны, если организация двухшинная. Основываясь на таком положении можно структуру сложной параллельной системы разрисовать вместе с информационными потоками, если сигналы различать во времени, можно помечать связи временным индексом. 173

Вопросы для самопроверки 173

Лекция 17. АРХИТЕКТУРНЫЕ ОСОБЕННОСТИ ПОСТРОЕНИЯ ПЭВМ. 174

Лекция 18. ПРИМЕРЫ ПОСТРОЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ КОМПЛЕКСОВ 175

18.1.Вычислительные комплексы типа СМ и большие вычислительные комплексы 175

Машины серии СМ построены на основе PDP-8,10,11, имеют разнообразную структурную организацию, могут быть рассмотрены с целью изучения способов наращивания вычислительных возможностей в рамках одной идеологии. В состав этой серии входят как малые машины, так и многопроцессорные вычислительные комплексы. На западе эта серия продолжилась в вычислителях VAX. В основе идеологии PDP интерфейс общая шина. Широко известные вычислители с интерфейсом общая шина «Электроника-60», «Электроника-79», СМ1, СМ2, СМ4, ориентируются на модульную организацию как в структурном, так и в программном и конструктивном исполнении. Модульность характерна для всех уровней организации. Компоновка системы из модулей облегчена. Для несложных вычислителей через один интерфейс сигналы могут подаваться ко всем имеющимся модулям. Модули выполняются конструктивно законченными, объемными. Каждый модуль занимает в пространстве объем. Интерфейс, объединение модулей выполняется как шины, линии имеющие конечную и немалую длину. Больше модулей — длиннее линия, но чем длиннее линия, тем больше задержка передачи сигнала! 175

В машинах типа СМ величина активного сопротивления установлена 0,17 Ом/м. Это ограничение накладывает особенности на конфигурацию вычислительных комплексов типа СМ, поэтому типовая структура комплекса включает в себя линии связи формируемые с помощью расширителей интерфейсов (РИФ). Модульность сохраняется, но несколько изменяется регулярность за счет введения буферных формирователей — расширителей интерфейса. 175

Идеальная структурная модель комплексов типа СМ — параллельно включенные через общую шину законченные функциональные модули, причем в этой модели число модулей сверху не ограничено. На практике разработчики встретились с ограничением времени доступа к произвольному устройству. Например, цикл обмена (ввод): у каждого вычислителя это значение фиксировано, поэтому если подключить модуль, например, дополнительной памяти в непосредственной близости от процессора то условие tобм<tцикл выполняется, но если этот модуль будет подключен к дополнительным секциям, неравенство может не выполняться и хотя технические параметры модуля находятся в норме в системе будут сбои. В модели комплекса: 175

УПД — устройство прямого доступа (память); 175

ПС — программно управляемая секция (контроллер ввода-вывода, контроллер дисководов и т.д.); 175

Количество подключаемых секций —две на каждую добавленную шину. Выход из сформулированного тупика в том, что более удаленные от процессора модули медленные. Даже если крайние периферийные модули удовлетворяют по времени обмена загрузка (занятость) шины неодинакова в зависимости от места подключения. Так, например, ОЗУ расположенное рядом с процессором занимает при обмене 30% всего времени на магистрали, УПД3 — 40%, а УПД4 — 47%. Таким образом организация «общая шина» имеет существенный недостаток, при увеличении числа автономных модулей, быстродействие устройств снижается. Из этого положения один выход — асинхронная связь, но асинхронная связь это «свойство» периферийных устройств, поэтому по временным характеристикам вычислительные комплексы типа СМ не самые быстродействующие. Минимальное геометрическое расстояние между модулями достигается стоечной конструкцией, но стойки — следствие применения элементной базы низкой степени интеграции, т.е. СБИС не применялись в этой системе. Процессор, некоторые контроллеры выполнены на СМП 1802,1804. Отсюда большинство комплексов имело повышенную надежность, и применялись в условиях со сложными климатическими характеристиками (производственная среда, специальные изделия, включая бортовые). Эти комплексы используются как управляющие, контролирующие на судах. Справедливости ради сказать, что последнее время разрабатываются процессорные модули на основе микропроцессоров Intel для работы в условиях промышленных предприятий, но в специальные изделия их не ставят. Можно выделить несколько этапов в развитии вычислительных систем на основе СМ: 176

1)СМ1, СМ2, СМ3, СМ4, СМ 2М, СМ 3М — основная характеристика, схемы малой и средней степени интеграции. Объем памяти до 1 Мбайта. 176

2 СМ1420, СМ 1700 — выполнение процессора на секциях, интегральное ТТЛ ОЗУ, объем памяти до 4 Мбайт. 176

СМ 50 — семейство вычислителей с различными функциональными возможностями от класса контроллеров (микроЭВМ) до параллельных систем. Их объединяет способ построения (общая шина), преемственность в аппаратном и программном обеспечении с предыдущими моделями (СМ1420). 176

СМ50 — микроЭВМ (контроллеры), предназначены для массового применения в качестве контроллеров ЧПУ, терминалов. Особенность — выполнение большинства функций аппаратным путем, что увеличивает быстродействие. 176

СМ51 — малые ЭВМ широкого применения с однопроцессорным вариантом. По отношению к СМ1420 производительность выше в 2…4 раза. 176

СМ52 — следующие по мощности вычислители, возможность двухпроцессорных вариантов. В качестве каналов ввода-вывода используют СМ50, СМ51. 176

СМ53 — многопроцессорный вариант с высокой производительностью, аппаратура межмашинной связи. 176

СМ54 — специализированные процессоры (матричные, быстрое преобразование Фурье), используют для быстрой обработки, анализа аэрофотосъемки, распознавания нечетких объектов. 176

В машины класса СМ по быстродействию уступают большинству зарубежных персональных ЭВМ. Главное их достоинство — высокая надежность и агрегатный принцип построения (возможность компоновать требуемую конфигурацию из набора функциональных блоков). 176

Краткая характеристика процессоров семейства СМ 176

Разрядность слова данных 16, поэтому объем памяти измеряется в словах (слово 2 байта). Четный байт младший, нечетный старший. Формат команд и данных также ориентирован на два байта. У процессора 16 регистров, причем 9 из них доступны программисту. Слово состояния процессора также 16 разрядное, 4 признака (МП 1804). Виды адресации основные плюс автоинкрементная, автодекрементная, индексная, косвенно-индексная. Команды 16 разрядные. Возможно выполнение команд над форматами: целые числа, числа с фиксированной запятой, числа с плавающей запятой. Представление формата: 32 разряда — обычная точность, 64 разряда — удвоенная точность. Мантисса нормализована и занимает 24 разряда, 8 разрядов — порядок. При этом знак мантиссы самый старший. Знак порядка определяется косвенно. Формат порядка записывается как реальный порядок, увеличенный на 200 в восьмеричной системе. Представление кодов и данных в восьмеричной системе. Формат удвоенной точности содержит увеличенную мантиссу — 56 разрядов. Процессор также выполняет преобразование форматов с плавающей запятой в формат с фиксированной запятой и наоборот. 177

В вычислительном комплексе использован многоуровневый подход к прерываниям. Пять уровней приоритета разделены на: внепроцессорный (специальная линия) и четыре процессорных (4 своих входных сигнала). Каждое внешнее устройство подключается к одной из линий программных прерываний. Если внешнее устройство подключено ближе к процессору при одинаковом уровне прерываний, оно имеет адресный приоритет. При внепроцессорном прерывании процедура прерывания может начаться до окончания текущей команды. ОЗУ считывается пословно, но имеются команды работы с байтами, поэтому минимально адресуемой единицей считается байт. Прямая адресация в пределах 32К слов. Кроме этого имеется три вида преобразования адреса: 16 разрядов, 18 разрядов, 22 разряда (2Мб в прямой адресации). Регистр расширения работает с включенным диспетчером памяти. Обмен информацией выполняется через общую шину. Кабель — шлейф, 56 сигнальных, 56 общих, волновое сопротивление 100 ОМ. 177

Вопросы для самопроверки 177

Лекция 19. АГРЕГАТИВНЫЕ СРЕДСТВА ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ (АСМТ-ПС) 178

19.1.Агрегативные системы ПС320 178

Интеграция элементной базы привела к моральной смерти агрегатированных средств вычислительной техники, но большое периферийное оборудование для обслуживания производственных процессов имелось, поэтому, как бы продолжением этой серии является разработка перестраиваемых структур (ПС) использующих определенные наработки старой серии. Причем взяли за основу даже некоторые программные пакеты из этих машин М-ХХХ и некоторых моделей СМ. Основное отличие новых разработок — это многопроцессорные вычислительные комплексы, ориентированные на «быстрые» вычисления. Поскольку элементная база в тот момент ограничивалась простыми микропроцессорами, за основу в них была взята серия 1804 т.к. позволяла получать высокую разрядность (16…32) при приемлемом быстродействии. Так как задержка в схемах 1804 порядка 40ns особого быстродействия элементная база не обещала. Интегральные схемы ОЗУ — 565, 541 серий ограничивали цикл процессора величиной порядка 400ns. Отсюда, для повышения быстродействия было взято направление параллельных структур. В силу того, что 1804 секция в этих системах достаточно много микропрограммного управления. Первым представителем этого направления считается быстродействующая векторная вычислительная система ПС320. В основу ПС320 положена разработка векторной ЭВМ с набором скалярных, векторных и матричных операций. Кроме того, центральный процессор расширен аппаратными средствами для векторных операций, т.е. в рамках комплекса сделан упор на аппаратную реализацию длинных процедур. В одном процессоре объединены две группы операций: скалярные и векторные, что позволило несколько снизить аппаратные затраты. При этом выполняется совместная обработка адресов, выборка и запись данных. 178

Внутримашинная магистраль объединяет основные модули системы: управляющий процессор; центральный процессор, состоящий из скалярного и векторного сопроцессоров; наращиваемое модульное ОЗУ и системный адаптер. Количество центральных процессоров может быть увеличено до нескольких десятков. Информация по внутримашинной магистрали передается между процессорами, ОЗУ, при этом формат — фиксированная запятая 16 разрядов, плавающая запятая 32 разряда. Высокая производительность (до 106 FPO) обеспечивается конвейерной обработкой массива данных, разделение центральных процессоров на два (векторный и скалярный), которые обрабатывают информацию одновременно. Системный адаптер связывает основную магистраль с стандартным интерфейсом И41, что позволяет подключать через периферийные процессоры (каналы) различные унифицированные внешние устройства: накопители на дисках, устройства печати, клавиатуры и т.д. Две магистрали, внутренняя и внешняя, позволяют одновременно передавать различную информацию, например, адреса процессору и каналу. Операции ввода-вывода совмещаются с обработкой. В системе предусмотрен контроль передачи информации в ОЗУ (используются коды Хэмминга). Контролем охвачен и каждый процессор, при этом если процессор отказывает он отключается от магистрали. Программное обеспечение позволяет синхронизировать и планировать обработку как на одном центральном процессоре, так и на параллельно включенных (теоретически до 512 процессоров) процессорах. Модульный принцип построения комплекса позволяет изменять его характеристики. Реальная производительность оценивается пропускной способностью шины до 10 Мб в секунду. ОЗУ модульное. В комплексе объем до 4 Мбайт 16 разрядных слов. Поскольку центральный процессор на секциях, управление на уровне микрокоманд. Программное обеспечение и система команд предусматривают язык ассемблера, язык ФОРТРАН. Операционная система совместима с ОС DEMOS. Основные параметры: 179

тип данных: целые числа, числа с фиксированной запятой, числа с плавающей запятой; 179

Представление: комплексные числа, векторы, матрицы; 179

Время выборки с контролем 400ns; 180

Время выполнения векторной команды 0,8ms. 180

Конструктивно комплекс выполнен как стойка с функциональными модулями, число которых варьируется. Основное назначение комплекса — задачи линейного программирования (управление), обработка изображений, управление сложными системами. Принципиальная новизна в структуре комплекса наращивание и одновременная работа нескольких процессоров через магистраль. В современных микропроцессорах эта структура как бы присутствует при одном центральном процессоре, наращивание при этом невозможно. Вместе с тем вывод внутримашинной магистрали на внешний разъем увеличивает задержку сигналов (растягивает цикл), поэтому предельное быстродействие при очень быстрых процессорах ограничивается скорость передачи сигналов по внутримашинной магистрали. На практике надежность комплекса невысокая в силу неотлаженности функциональных блоков и сопутствующего программного обеспечения. 180

19.2. Управляющий вычислительный комплекс ПС1001 180

Дальнейшее развитие перестраиваемых структур вылилось в разработку семейства вычислительных комплексов ПС1001, ПС2000, ПС3000. В этих комплексах использованы предыдущие наработки: внутренняя магистраль, иерархический принцип построения, развитые средства ввода-вывода информации (в том числе дистанционные), возможность наращивания числа процессоров для увеличения общей производительности. Основная элементная база биполярная (1804, 1802). Комплекс предназначен для автоматизированных систем управления технологическим процессом сложных и особо ответственных объектов: атомной энергетики, химической, металлургической, нефтеперерабатывающей промышленности, контроля территориально распределенных объектов. Комплексы могут работать в системах обслуживания и научного эксперимента. 180

Любой комплекс ПС1001 содержит по крайней мере одно ядро, состоящее из одного, двух, трех центральных процессоров. К этим центральным процессорам обязательна память, причем связи специальные (дополнительные). Основа вычислителя — процессор с микрокомандным управлением. Разрядность микрокоманды 80. ОЗУ наращивается блоками по 512Кбайт до 4Мбайт. Связь процессор память по отдельным линиям. Разрядность памяти 22, причем 16 разрядов данные, остальные для контроля по Хэммингу, что позволяет выявлять и исправлять одиночные ошибки, обнаруживать двойные. Внешние устройства подключаются через интерфейс управляющей системы (ИУС). Внешние устройства подключаются через подканалы (до 32), поэтому возможно выполнить операции обмена одновременно с 32 внешними устройствами. В качестве модулей связи (контроллеры) используются микроЭВМ. Контроллеры объединяют секции между собой и управляют работой периферийных устройств. Отдельный канал позволяет через специальный интерфейс передавать информацию на расстояние. Микроконтроллер на основе 1810ВМ86 объединяет шины интерфейса через которые и передается информация. В состав комплекса входят преобразователи сигнала позволяющие преобразовывать входные сигналы: уровень тока 5…20мА, уровень напряжения от 10В до 10В, сигналы с термопар и терморезисторы, аналоговые сигналы от сельсинов, частотные, число-импульсные, время-импульсные коды. Все эти характеристики имеют высокую точность. Дистанционная связь — линии связи с датчиками сигналов в системе управления. Секции связаны между собою через ИУС. Главная особенность секции: 181

Возможность наращивания памяти 181

Микрокомандное управление 181

Контроль передачи и хранения в памяти по Хэммингу 181

Наличие множества подканалов освобождающих процессор от управления внешними устройствами 181

Система может расширяться путем подключения к ИУС двух блоков мультипроцессора и коммутатора обмена. Мультипроцессор предназначен для быстрой обработки по регулярным алгоритмам больших объемов данных. Каждый процессор может включать 16, 32, 64 процессорных ячейки, причем команда на все ячейки поступает одна, данные различны. Процессор выполнен по структуре с наращиванием секций (процессорных элементов). Данные поступают через каналы ввода-вывода, причем у процессора по 4 канала. Каждый процессорный модуль имеет АЛУ, ОЗУ (до 512Кбайт) и узел активации — коммутатор подключающий процессор к магистральному каналу. Горизонтальная связь между процессорами по регулярному каналу. Устройство управления включает блок микропрограммного управления, узел обработки, ОЗУ и интерфейсный блок, принимающий общий сигнал управления. Максимальная скорость обмена по каналам до 40Мбайт/сек. Каналы подключаются к ИУС с тем, чтобы обмениваться данными с основным процессором. Основная проблема в использовании данного процессора — необходимость быстрого коммутатора каналов (коммутатора обмена). Арифметическая часть иногда называется решающее поле. Помимо параллельной работы ячеек программное обеспечение предусматривает отключение неисправных процессорных элементов и перераспределение данных. Это качество значительно повышает отказоустойчивость всей системы, поэтому техническая наработка на отказ очень высокая, до 100 тыс. часов. Производительность мультипроцессора до 150 млн. коротких операций (16 разрядов) или до 60 млн. операций с плавающей запятой (32 разряда). Вместе с этим в основе лежит элементная база средней степени интеграции, поэтому конструкция системы стоечная. Мощность, потребляемая комплексом, несколько десятков киловатт. Высокая скорость достигается только при однородных алгоритмах, допускающих параллельную выполнение. 182

19.3.Вычислительный комплекс ПС3000 182

Развитие перестраиваемых структур привело к разработке комплексов ПС2000 и ПС3000. Так комплекс ПС2000 ориентирован на высокопроизводительную обработку по регулярным алгоритмам, на которых достигается производительность до 200 млн. операций в секунду. Высокая скорость достигается за счет проблемной ориентации на задачи выполняемые параллельно. Программа одна, управление, соответственно, одно, потоков данных множество. Примерами задач являются одномерное, двумерно преобразование Фурье, цифровая фильтрация, операции над векторами и матрицами, решение систем дифференциальных уравнений, корреляционная обработка и т.д. Указанные задачи характерны для АСУТП, сейсморазведки, в моделировании различных систем в реальном времени, для обработки изображений в реальном времени. Комплексы работают с реальными входными сигналами, обеспечивая обработку информации в реальном времени. ПС3000 продолжает направление предыдущих структур и первоначально ориентирован на региональные геофизические вычислительные комплексы. В рамках направления выпускают модели К-143-12, К143-13, К-143-14 —в основе которых комплекс ПС3000. В первую очередь, ПС3000 предназначен для сейсморазведки, используется в АСУТП верхнего уровня, в автоматизированных системах научных исследований, при прямом цифровом управлении. 182

УОП — устройство оперативной памяти. Два модуля оперативной памяти могут расширятся до 4 так, что их общая емкость составит 8Мбайт. Память по раздельным каналам связана со скалярным процессором ПрС, поэтому возможно резервировать каналы связи, части памяти или даже процессоры. В памяти осуществляется контроль по Хэммингу с обнаружением двойной ошибки. Максимальная скорость обмена между памятью и скалярным процессором до 96Мбайт/сек. Число скалярных процессоров 2 или 4. Число векторных процессоров(ПрВ) один или два. Для повышения надежности процессоры могут функционировать параллельно, но число одновременно решаемых задач определяется числом скалярных процессоров. Т.е. помимо параллельных данных, параллельность команд. Система команд включает все не привилигированные команды вычислительных комплексов типа СМ2. Управление осуществляется сопроцессором обработки массивов (СОМ) и субкомплексом управления (СУВК). СВТ — комплекс визуализации терминальный, предназначен для отображения как состояния в системе, так и результатов. В качестве субкомплексов управления используется микроЭВМ СМ50/60 (1810ВМ86). Высокая производительность всей системы обеспечивается быстродействием скалярных процессоров, при этом совмещаются различные фазы выполнения. Комплекс функционирует по конвейеру. Управление в процессорах микропрограммное. Быстродействие — на регулярных алгоритмах. В полном составе комплекса до 4 скалярных процессора (до 2 матричных). Каждый скалярный процессор работает под управлением памяти. Система ПС3000 включает все непривелегированные команды комплекса СМ2, пожтому программные наработки полностью используется от этих машин. Общая емкость виртуальной памяти до 256Мбайт. Формат представления: фиксированная запятая 16/32, плавающая запятая 32/64. Одна векторная операция выполняется над массивом в 256 элементов. Главная память включает 2, 4 устройства по 2 Мбайта. По отдельным выделенным каналам память связана со скалярными процессорами. Это позволяет блокировать отдельные каналы в случае неисправности какого-либо модуля. Устройство ввода-вывода управляется с помощью микроЭВМ. Системные субкомплексы подключаются к мультиплексорам ввода-вывода которые входят в состав скалярных процессоров. Каждый субкомплекс подключается по двум каналам, что позволяет в случае необходимости переключать направление или резервировать их. В каждом мультиплексоре 8 каналов. Программы поддерживают макроассемблер, ПАСКАЛЬ, ФОРТРАН. 183

АСВТ-ПС — попытка построения высокопроизводительных структур на имеющейся в то время элементной базе (555). Память, коммутаторы — ЭСЛ (100,500). В рамках ПС не разрабатывались периферийные устройства, отсюда периферия заимствована и СМ ЭВМ. В рамках серии ПС сделана попытка получения высокой производительности за счет распараллеливания регулярных алгоритмов, простые задачи решать на этих структурах неэффективно. Основной недостаток структур — большое энергопотребление. Элементная база не самая современная. 183

19.4. Многопроцессорный вычислительный комплекс «Эльбрус» 183

Класс больших машин характеризовался двумя видами: семейство ЕС и машинами БЭСМ. Как первые, так и вторые с ростом интеграции постепенно устарели, однако необходимость в замене машин серии БЭСМ привела к разработке нового устройства программно совместимого с серией БЭСМ — «Эльбрус». Многопроцессорные вычислительные комплексы семейства «Эльбрус» отличаются числом процессоров, их быстродействием, элементной базой и производительностью. Так «Эльбрус-1»: производительность до 12 млн. коротких операций, «Эльбрус-2» до 200 млн. коротких операций. Система допускает объединение как универсальных, так и специализированных процессоров вместе с модулями памяти и устройствами ввода-вывода. Главной отличительной особенностью систем «Эльбрус» является использование вместо шинной связи специальных коммутаторов — быстродействующих коммутаторов межмодульной связи. Коммутатор имеет матричную двух- или трехмерную организацию. В узлах матрицы быстродействующие ключи. Причем соединение между модулями в системе сохраняется на все время передачи сигнала. Поскольку матрица имеет множество строк/столбцов, то возможна одновременная связь между различными функциональными модулями вычислителя. Сам коммутатор не порождает конфликты в системе (в отличие от шины когда она занята). Конфликт с такой организацией может возникнуть если будет запрос на обслуживание двух устройств одновременно, однако программно его можно исключить. Главное требование к матричному коммутатору — задержка в нем должна быть минимальная, отсюда элементная база ЭСЛ. Коммутатор реализует пространственное разделение сигналов в отличие от временного, как в шине. 184

Коммутатор межмодульных связей (КМС) может устанавливать линии связи с каждым из 9 центральных процессоров. Память разбита на 2 страницы каждая по 16 модулей. Специализированный процессор имеет систему команд БЭСМ6, поэтому программное обеспечение с нее может использоваться в комплексе. Коммутатор связывает также основные блоки с 4 процессорами ввода-вывода. Процессор ввода-вывода — канал, имеющий собственную память, устройство управления и оптимизатор — блок в составе устройства управления, позволяющий выбирать наиболее кратчайший путь до внешнего устройства. К каждому процессору ввода-вывода может быть подключено до 4 процессоров передачи данных. Это блоки преобразования сигналов, как правило, в последовательные коды и передачи их на расстояние. Общее число линий связи в полной комплектации системы — до 1000. Стандартное внешнее устройство серии ЕС подключается к процессору ввода-вывода через ряд каналов. Быстрые периферийные устройства (НГМД) связаны с процессорами ввода-вывода через коммутирующие блоки — обменники. В случае занятости одного из внешних устройств запись данных будет выполняться в другое. При полной комплектации обменники существуют как для барабанов, так и для дисков. Помимо этого особенность системы «Эльбрус» — приближение уровня машинного языка в системе команд к уровню алгоритмического языка. В результате скорость трансляции и производительность системы возрастает. Следующая особенность — в системе применяются аппаратные стеки для безадресных команд. Динамическое перераспределение ресурсов и обработка прерываний через стек. Безадресные команды — это неявная адресация, когда транслятор при расшифровке кода команды обращается непосредственно к стеку где лежит код команды, фазы адресации нет. Каждое слово памяти снабжено специальным ярлыком (признаком) называемым тегом. В нем в дополнительных разрядах указывается тип данных, операнды команд, формат (плавающая, фиксированная запятая, целые числа), имя переменной, режим защиты. Массивы данных описываются аппаратом дескрипторов. Он задает адресные границы массива, тип содержимого, данные команды и некоторые другие характеристики. 185

Многопроцессорная обработка — это одновременная работа нескольких процессоров над своими данными, распределение управляющих программ через аппаратные стеки. В оперативной памяти выделяется область стеков, причем возможно перераспределение стеков между процессорами. 185

Лекция 20.КОДИРОВАНИЕ ИНФОРМАЦИИ ПРИ ПЕРЕДАЧЕ 186

20.1.Необходимость кодирования информации 186

В структуре любой информационной сети или системы присутствует канал связи. Иногда канал выступает в форме шины вычислителя, связывающей процессор с памятью, или память с контроллером внешнего устройства. Чаще в системах канал предназначен для передачи информации на значительное расстояние и его вид определяется назначением системы: например, проводные каналы, радиоканал, телефонные сети и т. д. Проблема передачи любой информации по каналу в первую очередь определяется по некоему воздействию изменяющему передаваемую информацию. На сегодня в своем обычном представлении информация по каналу уже не передается. Для этой цели применяются помехоустойчивые коды. Структура устройства помехоустойчивого кодирования может быть представлена в виде: 186

Информация от источника преобразуется кодером источника в ту или иную цифровую форму. Часто выход кодера называют кодовым словом. Кодовое слово преобразуется в кодовое слово канала, и это преобразование является основным действием при получении помехоустойчивого кода. Как правило, кодовое слово канала значительно длиннее кодового слова источника. Избыточность сознательно вводится с тем, чтобы повысить помехозащищенность передаваемой информации. Модулятор преобразует кодовое слово канала в вид информации удобный для передачи по каналу связи. Это могут быть радиоимпульсы, световые импульсы, потоковые посылки. Демодулятор восстанавливает информацию из канала в переданное кодовое слово канала. В общем случае эта информация не соответствует переданной, поэтому необходимо преобразование принятого кода (принятого кода канала) в кодовое слово источника. Это преобразование требует, как правило, специальных аппаратных и/или программных средств. Задача декодера канала восстановить принятую информацию, исключить внешние помехи, которые ее исказили. В зависимости от типа преобразования эта операция выполняется с различным успехом: определение ошибки, определение ошибки и восстановление информации. Декодер сигнала преобразует цифровую информацию в тот вид, что необходим приемнику. 186

История кодирования информации начиналась 50 лет назад, когда Шеннон показал, что по любому каналу связи можно передавать информацию с конкретной пропускной способностью. Отсюда — при использовании кодов контролирующих ошибки всегда можно построить такую систему, что вероятность появления ошибки на выходе будет сколь угодно мала. Величина этой вероятности определяется избыточностью передаваемых кодов. В качестве кодов контролирующих ошибки первоначально рассматривались блоковые коды. Далее появились цикличные коды, древовидные коды. На сегодня различные варианты используемых кодов систематизированы в названные три типа. Наиболее простыми считаются блоковые коды (определенный массив информации передается посредством большего массива). Первыми блоковыми кодами были коды с контролем на четность/нечетность и коды Хемминга. На сегодня эти подходы часто используются в небольших каналах связи (например, в вычислительных системах). Древовидные коды применяются для передачи по сложным каналам и требуют значительных программных/аппаратных средств. Наиболее общей группой блоковых кодов считают коды БЧХ (Боуза-Чоудхури-Хоквингем). Также из этих классов кодов выделяют код Рида-Соломона и Рида-Маллера. Особенность в том, что эти коды описывают не только двоичное представление информации, но и с большим алгоритмом кодирования. В технике часто используется алгоритм декодирования Витерби. Для кодов умеренной сложности, это основной вид. Декодеры Витерби выпускаются в виде ИМС. 186

20.2.Простейшие коды для кодирования 186

Цифровые данные можно представить в виде последовательности двоичной информации. Если передавать эту последовательность по каналу связи, то мы должны добавить к ней некие символы, причем столько, чтобы декодером восстановить информацию. Если мы имеем некий 5 разрядный код: 187

Поскольку представлены только 4 кодовых комбинации, то полный двоичный код мы можем описать лишь двумя разрядами (К=2, М=4). В примере названным комбинациям можно поставить в соответствие следующий двоичный код: 00,01,10,11. Такая избыточность при передаче (5, вместо 2) позволяет «угадать» передаваемый символ. Например приняли 01100->4-й. Поскольку изменился 1 разряд (не знаем какой) нужно сравнить поразрядно совпадения и определить изменен ли разряд. Процедура определения называется восстановлением информации — операция сумма по модулю 2. Длина блока во многом определит как объем передаваемой информации, так и возможность ее декодирования. В теории кодирования вводят критерий различимости кодов: расстояние между кодовыми комбинациями. Наиболее часто используют расстояние по Хеммингу — минимальное из всех состояний для некоего блока передаваемых последовательностей. Для двоичных кодов минимальное расстояние по Хеммингу — 1. Коды Хемминга имеют минимальное расстояние 2, что позволяет не только обнаруживать ошибку, но и исправлять ее. Поскольку ошибки могут быть найдены и исправлены или только найдены, применяют различные устройства декодирования. Неполный декодер декодирует только те принятые слова которые лежат внутри «сфер декодирования», т.е. внутри тех кодов минимальное расстояние которых не превышает критерия. Если принятая комбинация отличается больше чем кодовое расстояние то возникает ошибка. Такие ошибки называют неисправляемыми. Большинство декодеров неполные. Полный декодер ставит в соответствие каждому принятому слову ближайшее переданное. Если расстояние превышено, то полный декодер не отказывается распознать, он выдает результат, но этот результат может быть неправильным. Реализация полных декодеров значительно сложнее и чаще всего она опирается на вероятностный подход. В теории передачи цифровой информации используют ошибку — стирание бита. Это не искажение 0-1,1-0. Эта информация просто потеряна, поэтому помехоустойчивые коды также используют для восстановления потерянной информации. К самым простым кодам относят: 187

Контроль по четности. Такой код называется (К+1,К). код используется для обнаружения, но не для исправления ошибки. 187

Коды с повторением. Один символ передается несколькими (нечетным числом). Декодер по принятой комбинации определяет 0 или 1. 187

Из множества различных кодов часто используют коды позволяющие исправлять одиночные ошибки. Наиболее известным примером таких кодов считаются коды Хемминга (2n-1,2m-1-n), где n — число дополнительных разрядов увеличивающих общую разрядность.(15,11),(31,26). Дополнительные (замыкающие) разряды кода Хемминга формируются путем сложения по модулю 2 входных информационных разрядов. (для кода (7,4) p1=i1i2i3, p2=i2i3i4, p3=i1i2i4) Эти дополнительные разряды, как бы, несут повторную информацию об информационных и в случае изменения произвольного разряда при передаче помогают восстановить исходную информацию. Кодирование информационного кода выполняется с использованием как аппаратных, так и программных процедур. Кроме этого коды Хемминга можно получить и из предшествующих кодов, например 0101101->1010110. Декодирование кодов Хемминга в двоичный код также может выполняться программно с учетом свойств кода и аппаратно. При аппаратном кодировании применяют синдромный подход — формируют из принятого сигнала синдром, значение которого зависит от конфигурации ошибок. Декодеры на основе синдромов используются и на основе других кодов. Для 3-х разрядного дополнительного кода синдром 3-х разрядный, расшифровывая его, получают исправляющие коды,. «1» в исправленном коде инвертирует принятый сигнал, «0» не изменяет. Удобнее кодирование и декодирование проводить аппаратными средствами (скорость). 187

Вопросы для самопроверки 187

Лекция 21.СЕТИ ПЕРЕДАЧИ ДАННЫХ 189

21.1.Сети, общие сведения, структура 189

Одним из приложений вычислителей является передача информации между двумя или более устройствами. Под сеть ЭВМ (сеть ) понимают комплекс аппаратных средств и программного обеспечения предназначенных для передачи, обмена информацией между оконечными устройствами. Терминология сетей развивалась на основе устройств связи, поэтому некоторые термины сохранились. Общая структура сети может быть представлена как: 189

Структура предусматривает связь между двумя устройствами, т. е. она традиционно описывает систему связи. В сетях число абонентов (ООД) может быть значительным. Каждый включает устройство приема \ передачи, каналы же могут «размножаться». Использование вычислителей для целей приема \ передачи оправдано в случаях передачи цифровой информации (двоично- кодированной) , в том числе цифровой. Обязательным в структуре сети считается канал связи. Его особенности, конфигурация и определяет типы сетей, расположение абонентов (ООД), расстояние между ними. Принято конфигурацию сети обозначать термином топология. В общем случае топология сетей может быть произвольной, однако практика сформировала определенные типы топологии: 189

Радиальная топология (по конфигурации напоминает радиальный интерфейс, когда радиально расположенные узлы передают информацию через центральный узел). Радиальная топология считается конфигурацией с наиболее быстрыми характеристиками. Число оконечных узлов в общем случае произвольно и зависит от возможностей центрального узла. 189

Кольцевая топология: информация передается по кольцу от одного узла к другому. Если при приеме информация не принадлежит данному узлу, узел ретранслирует ее дальше. 189

Шинная (магистральная) топология. Каждый узел соединяется с каналом (магистралью), поэтому источником информации в магистрали может быть 1 узел, число приемников неограниченно. 189

Три представленных топологии считаются элементарными и применяются в несложных, небольших сетях. С расширением числа подключаемых устройств изменяется конфигурация связей, они могут включать несколько разнотипных элементарных структур, ограничений на композицию нет. Наиболее неопределенной, нерегулярной структурой считается ячеистая топология сети, которая может предусматривать различные виды связи между узлами, связи могут быть нерегулярными. Наличие связей определяется возможностями устройства и интенсивностью передаваемых потоков информации. Помимо конфигурации сети сети различают по территориальному принципу размещения: локальные сети, глобальные сети. Композиция локальных сетей составляет корпоративную сеть, определение которой наиболее размыто. 189

21.2.Классификация сетей, особенности передачи информации в сетях 189

По назначению сети разделяют на информационные и информационно-управляющие (локально-управляющие). Последние занимают особое место в технологических процессах и учитывают специфику передаваемой информации. Топологии локальных сетей обычно несложны. Однако с развитием приемо-передающих средств локальные сети от простой топологии переходят к смешанной. Назначение локальных сетей – обмен информацией в пределах небольшой территории. Главная особенность ЛВС — передача цифровой информации — видеоимпульсов. ЛВС обслуживают ту или иную организацию, могут быть замкнутыми или иметь выход в сеть высшего уровня. Типы локальных сетей, их топологии также могут быть произвольными. На сегодня распространенными типами ЛВС считаются: 190

Моноканал (шинная топология). 190

Кольцевая топология 190

Радиальная топология. 190

Скорость передачи информации по сети измеряется в единицах бит\с, т.е. единиц информации в единицу времени. Это физическая скорость передачи сигналов. На сегодня она достигает 200Мбит\с. Эта скорость реальной быть не может, поскольку всегда наблюдаются остановы при передаче информации, повтор передаваемого сообщения, в сообщении всегда имеются служебные слова, адреса, ключи, признаки. Поэтому скорость передачи полезной информации на порядок и даже больше отличается от названной цифры. В качестве информации по локальным сетям передают данные, значения, величины, параметры, количественную информацию, текстовые данные, символы, значки, видеоинформацию, представление видеоинформации («картинка» закодированная в символах). По сети также можно передавать телевизионное изображение — информацию в стандартном телевизионном кадре, представленном в цифре. В качестве последних приложений ЛВС применяют передачу голоса (телефонная связь) и даже видеоинформации. Передача управляющей информации, кодов команд, данных, сигналов управления: пуск, запуск, начать, закончить. Локальные сети используются как управляющие, оконечное оборудование которых играет роль контроллеров различного технологического оборудования. При передаче между типовыми ЭВМ любая информация — данные или коды команд воспринимаются как текстовые. Локальная сеть может использоваться и для расширения возможности вычислительной машины. Часть требуемых данных можно считать по сети с соседней машины и отправить результат обратно. Такая ситуация целесообразна, если недостаточно ресурсов, например памяти у вычислительной машины. Вместе с тем, пользование памятью другой ЭВМ допускает различные варианты работы: чтение, исполнение, запись результатов, запуск приложения на другой ЭВМ, исполнение его там и прием результатов. Различные результаты предусматривают и соответствующую программную поддержку, поэтому наряду с аппаратным обеспечением, любая сеть требует и соответствующих программ. В зависимости от типа сети число подключенных устройств изменяется от нескольких единиц до нескольких сотен. Как правило, сеть проектируют с возможностью расширения числа абонентов. Сети локальные различают: 190

Одноранговые сети — объединяют ЭВМ одного класса, управляющая машина выделяется (назначается) из состава. 190

Сети с управляющей машиной (сервером), где характеристика главной машины должна на порядок отличаться от других ЭВМ. 190

21.3.Одноранговые сети 190

Несложные сети можно выполнить на основе однотипных ЭВМ соединенных между собой. Если ЭВМ имеют примерно одинаковые возможности ( ранг) можно их объединить в одноранговую сеть. Вариантов объединения существует достаточно много, поскольку на практике эти сети появились на первом этапе. Наиболее простой способ подключения ЭВМ — использование стандартного интерфейса, имеющегося у вычислителя. Как правило, такие объединения поддерживаются в системе DOS. Основные ограничения, накладываемые на скорость передачи — это ограничения интерфейса (порядка 115Кбит\с). В простейшем случае можно объединить два устройства через кабель. Программная поддержка различная. Программная поддержка включает в себя определение сервера — назначение одного из вычислителей сервером. Для того, чтобы использовать защиту от несанкционированного доступа используют защиту паролем. Различные варианты программной поддержки такого объединения носили названия: SISNET, MONOLAN, СОЛИНГ. Возможности такой связи: для организации печати, для пользования базами данных. Объем программ порядка до 100Кбайт. Условие: вычислители должны быть включены, расстояние передачи (длина кабеля) небольшая, до 15м. 191

Следующий уровень одноранговых сетей — использование адаптеров связи (контроллеров) включаемых разъемы системной шины вычислителя. Для организации такой сети необходима аппаратная составляющая (карта) и программная составляющая — соответствующая поддержка протоколов и вызовов. На первом этапе популярной считалась одноранговая сеть LANtastic, работающая под DOS. Основное назначение — работа с базами данных (бухгалтерия, плановые отделы) с числом абонентов 10-15. Несколько вариантов этой сети предусматривали различные адаптеры. Сервер в сети самостоятельно не выделялся. Одна из машин назначалась сервером. 191

На следующих этапах использовались сети разработанные по Windows (Windows for Workgroups). Возможности примерно однотипны, но уже работает с ОС Windows. Соответственно программная часть ориентируется на ОЗУ требуемого объема (минимум 4Мбайта). LANtastic работал с 640К. часто в несложные сети объединялись вычислители как имеющие жесткий диск, так и без него, поэтому возможны два подхода к загрузке ПО вычислителя без жесткого диска: 191

На интерфейсной плате устанавливается ПЗУ которое содержит программы обмена — полностью всю программную поддержку сети. 191

ПЗУ на интерфейсной плате включает лишь загрузчик программы с жесткого диска другого вычислителя, т. е. с винчестера одной ЭВМ в оперативную память другой загружается требуемая программа. 191

Возможности таких сетей: электронная почта, пересылка данных, работа с голосовыми приложениями. Связь осуществляется цифровым кодом в различных протоколах. 191

21.4. Локальные сети. Шинная организация. 191

В отличие от одноранговых, локальная сеть имеет выделенный сервер — ЭВМ, выполняющую управление процессами передачи, контроля информации и временное хранение передаваемой информации. В качестве сервера применяют вычислитель с большими возможностями (по скорости, а главное, по ресурсам памяти). Отдельные вычислители, соединенные в сеть, называют рабочими станциями, число которых может быть большим. Передача идет цифровым кодом без его преобразования («1», «0»).. Общая длина линий связи в пределах до одного километра. Отдельные фрагменты локальных сетей могут связываться, объединяться между собой. На сегодня преобладающим считаются два подхода к организации процедур доступа к сети: 191

Процедура случайного доступа CSMA/CD (Ethernet). 191

Маркерный доступ (Token Ring). 192

Первый метод — шинная топология. Второй метод — кольцевая топология. 192

Последовательность организации доступа. 192

Процедура начинается по сигналу запуска или запросу. Читается состояние шины, которое называется прослушивание. Возможны следующие состояния после прослушивания: 192

Ожидание. Если в момент чтения в шине находятся какие либо сигналы, процедура чтения (прослушивания) шины повторяется. В какой то момент времени шина оказалась свободной. Вычислитель реализует процедуру передачи. При этом если состояние шины «не занята» — передача состоялась. Но в момент передачи может появиться состояние, когда, другое устройство успевает раньше выставить свой сигнал. В результате на шине сигналы смешиваются — происходит коллизия. Она решается введением задержки, после которой процедура ожидания и передачи повторяется. Сказанное относится к передаче сообщений. При приеме также возможны несколько состояний. В результате анализа шины может быть достоверное событие или коллизия. 192

Процедура приема начинается с определения признака запроса (адреса). Основное название — процедура случайного доступа такая организация получила, поскольку задержка при коллизии выбирается случайной величины. Анализ описанной последовательности показывает, что значительное время линия или среда находится в состоянии прослушивания, причем процедура передачи или приема выполняется часто не с первой попытки — возникают коллизии, наложения сигнала. Как правило, по шине передается двоично-кодированный сигнал (код Манчестер II). Каждая рабочая станция посылает пакеты. Длина пакета различна (до 1,5Кб). Каждый пакет имеет каждый адрес приемника, контрольные разряды, конец сообщения, представляется протоколом передачи. Эти протоколы составляются согласно стандартам IEEE 802.3. 192

21.5. Принципы реализации технических средств сетей Ethernet. 192

Разделяют два типа сетей: тонкий и толстый Ethernet. Тонкий Ethernet в качестве линий связи использует коаксиальный кабель с волновым сопротивлением 50 Ом, диаметром 0,2’. Скорость передачи в обоих вариантах примерно одинакова, но длина сегмента различна. Тонкий кабель предусматривает следующую структуру подключения к сети. 192

Интерфейсная плата каждой рабочей станции имеет треугольный высокочастотный разъем (Т- коннектор). Центральный штырь подключен к плате, 2 боковых имеют соединение с кабелем. На концах кабеля ставят специальные резисторы - поглотители, уменьшающие отраженную волну в кабеле от его неоднородностей . Один из терминаторов заземляют, второй оставляют свободным. Длина сегмента (расстояние между терминаторами) 330м. Количество подключений к сегменту не более 30. Тонкий кабель достаточно гибкий, поэтому он подводится к каждой рабочей станции непосредственно на рабочее место. Ограничение: расстояние между точками подключения не менее 1м. Каждый фрагмент кабеля должен быть целым без спаек, а кабель в одном сегменте из одной бухты, поскольку электрические параметры кабеля сильно влияют на скорость передачи. 192

Толстые Ethernet (0.4’) — волновое сопротивление 50Ом. Длина одного сегмента до 500м. Число станций ,подключаемых к одному сегменту, до 100. Минимальное расстояние между станциями 3м. Структура подключения — через приемо-передатчики. Максимальное расстояние от врезки до интерфейсной карты вычислителя 50 м, т. е. толстый кабель является действительно магистралью, к которой уже тонким кабелем подключаются станции, расположенные вблизи кабеля. Протокол доступа идентичен. Возможна врезка с прокалыванием, т. е. непосредственно гальванический контакт тонкого кабеля с магистралью. Три иглы: центральная игла — основная жила, две боковых замыкаются с оплеткой кабеля. 193

Имеются разработки локальной сети с оптоволоконным кабелем. Связь через специальный приемопередатчик. Сегменты между собой могут объединятся с использованием дополнительных приемопередатчиков. При этом приемопередатчик учитывается как рабочая станция. 193

21.6. Кольцевая ЛВС. 193

Структура кольцевой ЛВС предусматривает передачу информации с несколько большей скоростью по кольцу. Способ доступа станций к каналу — маркер. Маркер — сигнал (код) который начинает передаваемое сообщение. Если передается сообщение от 1-ой станции к 3-ей, 2-я станция не может послать сообщение, поскольку маркер занят (активный). Станция, для которой послано сообщение, приняв его, сбрасывает маркер, ретранслируя сообщение дальше. Станция, имеющая запрос на передачу читает сообщение, в первую очередь маркер, и если маркер занят, она не может подключиться к линии связи. Если маркер свободен, в линию передается пакет (frame). В состав входит адрес источника, адрес приемника, и сам блок данных. Процедура передачи предусматривает жесткую зависимость занято-свободно, поэтому коллизии в линии связи не возникают, но каждая станция подключенная к линии должна ретранслировать (дублировать) принятое сообщение. В тоже время, по сути объединение станций нельзя рассматривать чисто кольцевым. Подключение станций к линии выполняется через блок группового доступа. 193

Розетка, к которой подключаются рабочие станции, имеет левые и правые контакты для соединения их в кольцо, а до 8 станций подключаются к блоку группового доступа. Максимальная длина кабеля от блока до рабочей станции 45 метров. В качестве линий связи используют витую пару. Причем рекомендуется применять линии связи производителей, поскольку только они гарантируют минимальное отражение сигнала в линии. Рекомендуют розетки защищать от электромагнитных полей и ламп дневного света. Скорость передачи по кольцу до 100Мбод. Однако это предельно возможная скорость, реальная же может быть на порядок меньше из-за помех, занятой линии, т. е. ожидания. 193

21.7. Бескабельные линии связи. 194

Помимо непосредственно гальванической, имеются разработки, в которых в качестве среды передачи применяют инфракрасные системы и радиочастоты. Необходимость таких устройств возникает для рабочих станций, которые меняют свое положение. Поэтому используют импульсы света инфракрасного диапазона (например, InfraLAN), скорость передачи в которых составляет до16 Мбод (разработки до 100Мбод). При этом включение станций в сеть не требует лицензий на частотный диапазон, сигналы нечувствительны к электромагнитным полям, излучение не проникает за стены (панорамными приемниками не обнаружить). Однако имеется ограничение: прямая видимость, зависимость от состояния среды (погоды). Ясно, что свет для передачи используется совместно со стационарными станциями, как расширение их возможностей, поэтому сетевая топология — кольцо, маркерный доступ. Второй тип беспроводных сетей — радиочастотные. Достоинства их: сигнал проходит через тонкие стены, переборки, высокая мобильность. Недостатки: диапазон радиочастот лицензируется, приемников информации может быть несколько, т. е. информацию нужно кодировать для секретности. Используют канальную технологию. Имеются фирмы специализирующиеся на таких сетях. Диапазоны частот: 2,44ГГц, 5,48ГГц, 18,8ГГц, 19,2ГГц. Уровень излучения передатчика невысокий с тем, чтобы обеспечить расстояние в несколько десятков метров (до 80 м). Также как и предыдущий вариант, радиочастотные ЛВС используются как дополнение к стационарным сетям. 194

По статистике количество беспроводных сетей постоянно возрастает, поскольку расширяются возможности систем телекоммуникаций. Поэтому можно предположить, что они займут свое место в больших помещениях для обеспечения связи. 194

Проектирование локальной сети включает следующие этапы. 194

Эскизный проект размещения рабочих станций в пространстве. По этому проекту вычисляется минимальная длина линий связи и их конфигурация. Выбирается тип ЛВС, составляется перечень требуемого оборудования (число интерфейсных карт, длина кабеля, его фрагменты). 194

Определяется тип требуемого программного обеспечения и составляется заявка на комплектование. 194

Производится размещение рабочих станций и связей между ними. 194

Тестирование линий связи и установленного программного обеспечения. 194

Вопросы для самопроверки 194

Лекция 22.ГЛОБАЛЬНЫЕ ВЫЧИСЛИТЕЛЬНВЫЕ СЕТИ. 195

22.1. Современные виды компьютерных услуг. 195

В настоящее время сети рассматривают как средство электронных коммуникаций, при этом выделяют два вида услуг: 195

компьютеризированная межперсональная коммуникация — это обмен сообщениями, электронные новости, телеконференции и т. д. 195

Доступ к разделяемым ресурсам, т. е. к базам данных, управляющим программам, передача файлов и удаленный доступ. 195

Наиболее популярное направление на сегодня — электронная почта. Существует три разновидности электронной почты: 195

Простая — один абонент посылает сообщение другому. 195

Почтовые списки — один ко многим. 195

Телеконференция — многие ко многим. 195

Самый простой способ организации телеконференций — бюллетени (BBS). Электронная почта развивается как самостоятельная ветвь и существует ряд организаций (систем) обеспечивающих ее работу. Количество почтовых ящиков определяется в несколько сот тысяч. Большинство вычислительных сетей на сегодня развиваются с целью предоставления услуг. При этом возможны 2 подхода: интерактивный и пакетный (файловый) режимы. Сеть используется для доступа с терминалов, удаленного запуска программ, для вызова процедур. Распределенные файловые системы осуществляют доступ к файлам, размещенным в узлах сети. На каждой узловой ЭВМ возможен доступ, как к сетевым файлам, так и к локальным. Возможен режим блокирования доступа. Использование периферийных сетевых устройств также относится к этой группе. Пользователями категории услуг считаются разработчики вычислительных сетей, научные работники, вычислительные центры, административные и производственные службы. Корпоративные сети также относят ко второй группе. Как при разработке сети, так и при ее обслуживании стоит проблема стандартизации. 195

В основу сети положено оконечное оборудование данных, каналы связи и оборудование абонентов. Чтобы передача состоялась необходимо выполнить ряд условий, требований предъявляемых как к виду и форме представления сигнала, так и к оборудованию (линиям связи, приемникам, передатчикам). Эти требования определяются протоколом. Используют 7 уровней протоколов: 195

Физический. 195

Канальный. 195

Сетевой. 195

Транспортный. 195

Сеансовый. 195

Представления. 195

Прикладной. 195

Каждый уровень отвечает своему стандарту. В основу сетей положен принцип взаимодействия открытых систем, т. е. сеть считается неким вычислительным блоком, к которому можно подключить дополнительные узлы. При этом характеристики сети не изменятся. 196

Например, протокол Х.25 является главным протоколом сетевого уровня в модели открытых систем. На физическом и канальном уровнях определяются механизмы передачи кадров данных по выделенным каналам связи в синхронном режиме. В рамках протокола имеются различные версии представления. Примеры протоколов: том 1 «Компьютерные версии представления». На физическом уровне определены стандарты на разъемы: типы, количество контактов, распайка, характеристики электрических сигналов, последовательность представления бит (аналогично интерфейсам). Физический уровень несколько шире интерфейсного, т. к. включает АЧХ устройств и требования к подключающим кабелям. 196

Современная сеть Internet развилась из варианта APRANET — многоуровневая сеть с коммутацией пакетов. В 1983 году из ARPANET выделилась MILNET (сеть Пентагон). В Европе существует своя сеть — Европейская сеть исследовательских организаций EARNET. UUCP — UNIX to UNIX. Основные отличия в рамках сетей — в протоколах связи, соответственно ПО и адресов (формы и содержания). 196

22.2.Принципы передачи информации по телефонным линиям. 196

Поскольку в качестве канала связи сети используют телефонные каналы, конфигурация сети накладывает определенные ограничения на направление и выбор линий связи в сети (трафик). Фрагмент подключения абонентов к телефонной сети можно представить следующим образом. 196

Напрямую по телефонным линиям абоненты связаны с центральным узлом. Таких центральных узлов множество. В зависимости от территории их разделяют на междугородние, первичные, секторные, региональные. Встает проблема нахождения оптимального маршрута при передаче сообщения от одного абонента к другому. Поскольку центральные узлы связаны между собой по иерархии, на каждом уровне иерархии возникает несколько вариантов прохождения сигналов. Поэтому в сетях используют маршрутизаторы — коммутаторы, которые определяют по каждому запросу оптимальный маршрут — минимальную длину линий связи. На сегодня динамическая маршрутизация считается рабочим вариантом. Для передачи сообщения от вычислителя в линию необходим дополнительный блок — модулятор-демодулятор. Цифровые сигналы вычислителя модем преобразует в аналоговые и обратно. По сути, модем — это передатчик и приемник цифровых сигналов, работающий с проводной линией (телефонной сетью). Информация в аналоговом сигнале представляется за счет модуляции его параметров. Изменяют сигнал несущей по параметрам: амплитуда, частота, фаза, либо одновременно изменяют 2 параметра, что позволяет уплотнить информацию. Скорость передачи данных модем-линия связи зависит от нескольких характеристик: 196

вида модуляции (манипуляции) 196

скорости (длины интервала манипуляции) 196

полосы частот передаваемых по линиям связи. 196

В свою очередь канал связи выступает в 2-х видах: 196

коммутируемый канал (КК) — обычный двухпроводной кабель (пара) используемый для подключения телефона. 196

Выделенный канал — 4 линии связи. Канал не коммутируется, линии связи как бы постоянны. Выделенные каналы применяют для ответственной, надежной связи (более дорогой). 197

Информация представляется словом, разрядность слова 5, 7, 8. Дополнительно идет контроль (контрольный разряд). Каждое слово ограничено стоповым битом. Число стоповых битов изменяется при передаче 1, 1.5, 2. Отсюда модем подключается к вычислителю через стандартный интерфейс последовательного порта. Спектр сигнала передаваемого по линии 3400…300Гц. Причина — на более высоких частотах потери в линиях связи возрастают, но этот диапазон является основным тормозом в повышении скорости передачи. Согласно теореме Найквиста, скорость передачи информации по каналу с ограниченной пропускной способностью не может превосходить ширины его полосы пропускания, т. е. 3100бод. Вместе с тем на сегодня скорость передачи достигает 56Кбод., поэтому увеличение почти в 20 раз стало возможным в силу модуляции, изменения характеристики передаваемого сигнала на единичном отрезке по нескольким уровням. Помимо скорости возникает проблема борьбы с шумами. Прием манипулированных сигналов всегда сопряжен с определенным уровнем шума. Теоретически этот сигнал относят к величине шума x=Flog(1+S/N). Скорость в канале связи определяется уровнем шума и зависит от формулы Шеннона. При отношении сигнал/шум=100 максимальная скорость по Шеннону порядка 20Кбод., поэтому второе обстоятельство, увеличение отношения сигнал/шум позволяет увеличить скорость передачи информации. В каналах связи шумы были и будут, поэтому одна из задач модема выделение сигнала из шума. Чем больше усилится сигнал, тем выше можно получить скорость передачи. Модем таким образом представляет из себя довольно сложную схему в которой выполняется прием, фильтрация сигнала, выделение сигнала на фоне помех, декодирование сигналов с учетом контроля и восстановления принятой информации. Современные модемы выполняются на БИС. 197

22.3. Методы реализации основных функций модемов. 197

Основное назначение модемов — преобразование информации в вид удобный для передачи по каналу связи и приему. Сигнал модулируется, и различные виды модуляции определяют основные характеристики передачи. В модемах применяют следующие виды модуляции: 197

Частотная 197

Фазоразностная. 197

Многопозиционная амплитудно-фазовая модуляция. 197

Частотная модуляция — двум значениям 0 и 1, соответствуют свои частоты физического сигнала, амплитуда неизменна. Частотная модуляция помехоустойчива. Увеличение бодового интервала приводит к снижению скорости передачи. Вместе с тем передача различных частот по ограниченному спектру модема требует расширения этого интервала, поэтому область применения модемов с частотной модуляцией — низкоскоростные устройства. Применяют как аварийный способ связи. 197

Фазоразностная модуляция — в зависимости от значения 1 или 0 изменяется фаза сигнала, причем каждому информационному элементу ставится в соответствие приращение фазы. Используют двух и трехкратную модуляцию, соответственно 4 позиции, 8 позиций. Скорость такого типа выше (до 1200-2400бод). 197

Многопозиционная амплитудно-фазовая модуляция иногда называется квадратурной. Здесь изменяется и фаза и амплитуда сигналов, что позволяет за 1 бодовый интервал увеличить число кодируемых бит. В настоящее время количество кодируемых на одном интервале информационных битов доходит до 8 (256 позиций сигнала). Отсюда — используется в высокоскоростных модемах. Основной недостаток этого вида модуляции — снижение помехоустойчивости. Используют вариант модуляции с решетчатым кодированием, который позволяет увеличить отношение сигнала к шуму. Суть кодирования: к информационным разрядам добавляется один избыточный, поэтому при приеме сигнал анализируется на функцию максимального правдоподобия — принятый сигнал сравнивается с эталонными и выбирается тот эталон, который ближе всего к сигналу. Как правило, используется алгоритм Витерби. Последний вид модуляции используют в настоящее время в высокоскоростных устройствах. 198

Режимы работы модемов: дуплекс, полудуплекс. Качество работы модема определяется способностью противодействовать мешающим факторам: шумам, межсимвольным интерференциям, изменениям фазы несущей частоты от нагрузки, поэтому в модемах применяют оптимальные алгоритмы обработки информации. Для увеличения эффективности канала используют адаптивную коррекцию, межсимвольные промежутки при приеме уничтожают, спектр сигнала дискретный, применяют фильтрацию. Исходную последовательность 1 и 0 преобразуют в псевдослучайную. Вводят систему компенсации фазового сдвига. Таким образом, современный модем — это сложное приемо-передающее устройство, включающее процедуры фильтрации, корреляции и опознавания символов. Повысить скорость передачи цифровой информации возможно путем сжатия передаваемых последовательностей. Современная скорость порядка 56Кбод достигается за счет сжатия по специальному методу «BTLZ». Управление модемом осуществляется как с панелей, так и программно с оконечного оборудования данных. Множество модемов имеют минимальные органы управления, текстовые дисплеи позволяющие установить конфигурацию в режиме меню. Для управления модемом применяются связные программы Flashlink, Bitcom. Управление модемами всегда асинхронно, поэтому после настройки необходимо перевести его в синхронный режим. Конструктивно модемы выполняются как автономные модули, так и встраиваемые. Имеются групповые модемы, позволяющие подключать несколько абонентов. Выбор типа модема производится по следующим критериям: 198

Скорость передачи. 198

Достоверность. 198

Тип канала (выделенный, коммутируемый) 198

Стоимость. 198

Тип конструкции. 198

Наличие дополнительных возможностей. 198

Наличие сертификации для России. 198

Стандарты на работу модемов определяются типами протоколов: 198

V.22bis — дуплексный протокол с частотным разделением каналов и квадратурной амплитудной модуляцией. Скорость 1200…2400бод. Протокол является стандартом де-факто для среднескоростных модемов. Имеет режимы 4-х позиционной и 16-ти позиционной квадратурной позиционной модуляции. 198

V.32bis — является стандартом для всех скоростных модемов. Использует дуплексный режим с эхоподавлением. Частота несущей 1800Гц. Модуляционная скорость 2400Бод. Режимы от 16 до 128 позиционных манипуляций. Скорость от 7200 до 14400бод. 198

V.42bis — используется сжатие данных, позволяет повысить эффективность передачи и довести скорость до 56Кбод. 198

22.4. Протоколы представления цифровой информации (файлов). 199

Существует три основных типа: X modem, Y modem, Z modem. 199

Х модем — первый вариант предусматривает передачу файлов с сигналом подтверждения от принимающей ЭВМ (обратный ответ). Приемник передает этот код, пока не начнется передача файлов. Если передача файлов не начинается после 9 кодов подтверждения, то процедура вновь возобновляется вручную. После приема подтверждения передатчик посылает начало заголовка, а за ним 2 номера блока. Номер настоящего блока и дополнение по единицам этого номера. Следом посылается блок данных из 128 байт, в конце контрольная сумма. Принимающая ЭВМ считает собственную контрольную сумму, сравнивает с принятой, посылает передатчику повторный знак, если не совпадает. Время такой процедуры 10 секунд. Если блок принят правильно, приемник передает подтверждение. Ждет 10 секунд, повторяет подтверждение (9 попыток). После успешной передачи всех данных передающая ЭВМ посылает знак конца — конец передачи. Перерыв в передаче блока более 1 секунды — перерыв связи. Качества: небольшой объем программного буфера (256), возможность передачи не только ASCII кодов, но и файлов .ехе, .сом, высокая эффективность обнаружения ошибок. Недостаток: небольшой объем передаваемого блока (128), блок должен быть заполнен. Модификации Х модема: увеличение числа попыток. А также увеличение числа байтов в блоке до 1024. Такая модификация Х модем переходит в Y модем — основной вид на сегодня. Основное достоинство Y модема — увеличение объема передаваемого блока до 1024бита. В условиях сильных помех качество передачи падает. 199

Z модем — дальнейшее развитие X и Y модема. Главное качество Z модема — передаваемые блоки могут иметь нестандартную длину. При приеме длинного блока может произойти ошибка в конце блока. Правила Z модема предусматривают повторную передачу не всего блока, а лишь окончания от ошибки. 199

Первые 2 протокола более чувствительны к сетевым задержкам, Z модем универсален к каналам. Достоверность передаваемой информации определяется проверочной 32-х разрядной комбинацией. Вместе с тем протокол Z модема предусматривает переход в Y модем, если не противоположной стороне Z модем не поддерживается. 199

Вопросы для самопроверки 199

КОШКИН Вениамин Васильевич 201

ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ, СИСТЕМЫ И СЕТИ 201

Курс лекций 201

Редактор 201

Компьютерный набор 201

Корректор 201

Лицензия ЛР № 020302 от 18. 02. 97, ПЛД № 2018 от 06. 10. 99. 201

Подписано в печать Формат 60х84/16. 201

Бумага . Печать офсетная. 201

Усл.печ.л. Уч.-изд.л. . Тираж экз. 201

Заказ № С. 201

Марийский государственный технический университет 202

424006 Йошкар-Ола, пл. Ленина, 3 202

Отдел оперативной полиграфии 202

Марийского государственного технического университета 202

EVM i S 214

Билеты по курсу ЭВМ и ВС для специальности УИТС 219