Для магистратуры / CMOS_IC

180

Таким образом, основными схемами обрамления накопителя являются дешифраторы с драйверами и усилители считывания. Элементы дешифратора были описаны в главах 4 и 5. Усилители считывания (компараторы) будут рассмотрены в главе 9.

При большой емкости ЗУ его разбивают на блоки (рис.8.2).

Рис.8.2. Иерархическая организация ЗУ большого объема.

Каждый блок содержит накопитель со схемами обрамления. А в составе иерархического ЗУ появляются дополнительные дешифраторы блоков и общая шина данных.

Варианты организации ПЗУ. Простейшей полупроводниковой памятью является ПЗУ. Постоянная информация хранится в виде присутствия или отсутствия в ячейках матрицы накопителя нелинейного элемента, например, МОП-транзистора (рис.8.3).

Возможны различные варианты считывания информации из МОП ПЗУ, но наиболее часто используются два из них: подключение n-МОП к разрядной шине по схеме NOR (рис.8.3,а) или по схеме NAND (рис.8.3,б).

Выборкой строки будем считать появление положительного (NOR) и отрицательного (NAND) импульса на одной из словарных шин. В первом варианте за «0» в ячейке памяти примем наличие n-МОП, а во втором – его отсутствие. Причем, может отсутствовать не сам транзистор, а его подсоединение (контакты) к шине.

181

.Рис.8.3. Организация ПЗУ:а – NOR; б – NAND.

ВNOR ПЗУ первоначально на словарных шинах низкий потенциал, а на выходах – высокий. При возбуждении словарной шины высоким потенциалом подсоединенные к ней n-МОП открываются. В результате при подаче сигнала выборки на тех разрядных шинах, в которых у выбранного слова записаны нули, выходное напряжение понизится.

ВNAND ПЗУ первоначально на словарных шинах и на выходах высокий потенциал. При возбуждении словарной шины низким потенциалом подсоединенные к ней n-МОП закрываются. При подаче сигнала выборки на тех разрядных шинах, в которых у выбранного слова записаны единицы, выходной потенциал не изменится, а у остальных понизится. Поскольку в NAND ПЗУ транзисторы включены последовательно, то у них время считывания больше, чем у NOR ПЗУ. С другой стороны, плотность элементов у NAND ПЗУ гораздо выше, чем у NOR ПЗУ.

Временная диаграмма работы ЗУ. Внешними сигналами ЗУ яв-

ляются коды адреса и выбор режима. Для экономии количества выводов в ЗУ большого объема (в ДОЗУ) используют мультиплексирование адреса, т.е. отдельно задают адрес строки (по стробирующему сигналу RAS) и адрес столбца (по стробирующему сигналу CAS) (рис.8.4).

184

(рис.8.6,б) имеет более простую конструкцию и занимает меньшую площадь. Однако при его изготовлении требуются дополнительные технологические операции получения высокоомных резисторов.

При хранении информации в элементе СОЗУ словарная шина находится под нулевым потенциалом, и триггер изолирован..

При выборке на словарной шине появляется высокий потенциал и плечи триггера через транзисторы выборки М5 и М6 подсоединяются к разрядным шинам.

При записи на разрядные шины подаются коды данных, подлежащих записи. Они устанавливают триггер в состояние нуля или единицы в соответствии с потенциалами на разрядных шинах.

При считывании разрядные шины переводятся в режим плавающего потенциала, и триггер через транзисторы выборки начинает их заряжать в соответствие со своим состоянием.

Элементы ДОЗУ. В динамических оперативных ЗУ (ДОЗУ) информация представлена в виде заряда запоминающего конденсатора СS, подсоединенного к разрядной шине BL, через транзистор выборки М, управляемый по затвору словарной шиной WL (рис.8.7,а).

Рис.8.7. Элемент ДОЗУ: а – электрическая схема; б – временная диаграмма работы

В режиме хранения на словарной шине WL низкий потенциал и транзистор выборки закрыт (рис.8.7,б). Заряженное состояние запоминающего конденсатора единица может сохраняться в течение длительного времени (милисекунды).

При выборке на словарную шину подают положительный импульс, который открывает транзистор выборки.

Для записи единицы на разрядную шину подают высокое напряжение записи, а для записи нуля подают нулевое напряжение.

При считывании разрядная шина переводится в режим плавающего потенциала и при открывании транзистора выборки заряд запоминаю-

185

щего конденсатора перезарядит разрядную шину. Поскольку емкость разрядной шины CBL много больше емкости запоминающего конденсатора СS, то сигнал считанной единицы на разрядной шине будет во столько же раз меньше, т.е.

∆VLB ≈ CS VDD . CBL

Обычно за счет конструкции ячейки, рис.8.8, СS / СBL ~ 10, и напряжение считывания при VDD = 2,5 В, не превышает 300 мВ.

Рис.8.8. Структура элемента ДОЗУ: a – с планарным конденсатором; б – c конденсатором в канавке; в – со свернутым конденсатором.

Информация в ячейке ДОЗУ при считывании разрушается. Поэтому считанный сигнал, не снимая управление выборкой, усиливают до стандартного уровня и вновь записывают в ячейку.

Поскольку информация в ячейке ДОЗУ разрушается со временем, ее регенерируют, путем периодического считывания.

Основная проблема ДОЗУ – хранение достаточно большого заряда на малой площади элемента. Заряд не может быть очень малым так как это приведет к уменьшению сигнала считывания и снизит надежность его хранения.

186

Первоначально в элементах ДОЗУ использовались планарные конденсаторы, (рис.8.8,а). При увеличении емкости ЗУ необходимо было сокращать площадь ячейки памяти. Для сохранения емкости конденсатор стали делать трехмерным, углубляя в подложку (рис.8.8,б) или размещая над транзистором выборки (рис.8.8,в).

8.3.Параметры элементов памяти

Основными характеристическими параметрами памяти являются:

1)информационная емкость;

2)быстродействие, включая:

а) время выборки – время от разрешения (строба) выборки до появления выходного сигнала;

б) время цикла – минимальный период повторения обращения к памяти; 3) потребление.

Сравнение параметров элементов памяти. Сравнительные ха-

рактеристики наиболее широко используемых элементов памяти (изготовленных по технологии 0,09 мкм КМОП) привекдены в табл.8.2.

Примечание: значения под косой чертой соответствуют ЗУ с упрощенным протоколом обмена

Прогноз уменьшения размеров элементов памяти. Запоми-

нающие устройства прошли длинный путь развития. Являясь самым массовым продуктом интегральной технологии, они продолжают оказывать на нее стимулирующее влияние и именно их параметры прогнозируются в первую очередь. В табл.8.3. трехлетнему интервалу времени и минимальному топологическому размеру F поставлены в соответствие площади элементов основных типов ЗУ.

188

Глава 9. Специальные схемы

9.1. Схемы ввода вывода

Входной каскад. Интегральные схемы чувствительны к перегрузкам по входу. Очень опасен электростатический разряд. Для ослабления его воздействия во входных каскадах ИС применяют специальные схемы защиты, которые не должны ухудшать параметры входного каскада; должны иметь небольшую площадь; эффективно ограничивать напряжение и токи перегрузки, возникающие при разряде; иметь максимально быстрое время срабатывания и вносить минимальное время задержки в нормальную работу ИС.

В составе схемы защиты обычно используют специальный резистор, подсоединяемый ко входу ИС (непосредственно к ее контактной площадке) и ключ, срабатывающий при повышении напряжения и закорачивающий входной сигнал через защитное сопротивление на источник питания. Ключами служат диоды, биполярные и МОП-транзисторы.

Типичный входной каскад со схемой защиты от электростатического разряда приведен на рис.9.1.

Рис.9.1 Входной каскад с защитой от электростатического разряда

Выходной каскад. В качестве выходного каскада ИС широко используются магистральные усилители, тактируемые парафазным сигналом разрешения вывода Е, (рис.9.2). Выход магистрального усилителя подсоединяется к контактной площадке.

189

Рис.9.2. Выходной каскад: а – с тактируемым каскодом; б – с тактируемыми вентилями

Более простой выходной каскад с тактируемым каскодом (рис.9.2,а) имеет высокое выходное сопротивление, для его снижения используют более сложную схему с тактируемыми вентилями (рис.9.2,б)

Поскольку магистральные усилители допускают объединение по входу, его контактная площадка может быть и входной площадкой, т.е. в случае необходимости вход и выход могут быть совмещены.

9.2. Триггер Шмидта

Двоичный сигнал на входе ИС нередко сильно искажен из-за внешних реактивностей и наводок. Зачастую его переключение сопровождается значительными колебаниями уровня (дребезгом), и они могут быть настолько велики, что приводят к ложным переключениям внутренних вентилей ИС. Для исключения подобных явлений во входных каскадах используют гистерезисные схемы, в которых пороги включения и выключения разнесены, и схема после переключения некоторое время нечувствительна к изменению входного сигнала. В качестве такой схемы часто используется триггер Шмидта (рис.9.3,а).

Гистерезис в триггере Шмидта (рис.9.3,б) достигается за счет нелинейной отрицательной обратной связи. Выходной сигнал воздействует на параметры n-МОП и p-МОП-цепей инвертора и нарушает их согласование. При низком выходе открывание М6 ослабляет p-МОП-цепь и напряжение переключения инвертора сдвигается к нулевому потенциалу. При высоком выходе открывание М3 приводит к противоположному эффекту. В результате искажения входного сигнала триггера Шмидта на его выходе устраняются (рис.9.3,в).