4.ТЕХНИЧЕСКИЕ СРЕДСТВА КОДИРОВАНИЯ

ИДЕКОДИРОВАНИЯ КОРРЕКТИРУЮЩИХ КОДОВ

4.1.Кодер и декодер кода с защитой на четность

Функциональная схема такого кодера для четырехразрядного кода приведена на рис. 4.1.

Рис. 4.1. Кодер кода с защитой на четность

Схема работает следующим образом. При подаче импульса запуска исходная кодовая комбинация k1k2k3k4 записывается в регистр DD1 и одновре-

менно поступает на информационные входы мультиплексора DD5. На элементах DD2…DD4 собрана схема контроля четности. Если число единиц в исходной кодовой комбинации четное, то на выходе DD4 нуль, если нечетное – единица. Результат этой проверки является контрольным символом r1, который поступает на вход X5 мультиплексора DD5. При поступлении двоичного кода на адресные входы S0, S1, S3 мультиплексор последовательно передает на выход кодовую комбинацию, находящуюся на входах Х1 – Х5.

Например, пусть необходимо закодировать кодовую комбинацию 1101. После ее записи в DD1 на выходе DD4 появится контрольный символ, равный единице, а на выходе мультиплексора – последовательный код

F(x) = 11011 = k1k2k3k4r1.

Для формирования контрольного разряда r1 можно использовать счетный триггер вместо ИМС DD2…DD4, и тогда схема кодера будет иметь вид, представленный на рис. 4.2.

102

Для работы триггера в счетном режиме необходимо иметь паузы между символами, что достигается путем подачи стробирующих импульсов на вход E мультиплексора.

При декодировании принятая кодовая комбинация F*(x) проверяется на четность. Если число единиц четное, то искажений нет, в противном случае кодовая комбинация бракуется. Схема декодера на 5 разрядов приведена на рис. 4.3.

В качестве схемы контроля четности используется сумматор по модулю 2. Если в комбинации F*(x) четное количество единиц, то на инверсном выходе DD2 будет единица, которая поступит на один из входов схемы И DD3. На второй вход на пятом такте поступит импульс опроса. При наличии двух единиц на входе, на выходе DD3 появляется единица, которая откроет схемы И DD4.1…DD4.4 и информационные символы поступят в приемник. Если в комбинации F*(x) будет нечетное число единиц, то сигнал с выхода формирователя DD5 сбросит регистр в исходное положение.

Сумматор по модулю 2 на любое число входов может быть построен на двухвходовых схемах “исключающее ИЛИ”, или можно использовать схемы контроля четности ИП2, ИП5

103