Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ТМ / Теория / TM_Lectures.pdf
Скачиваний:
107
Добавлен:
24.02.2016
Размер:
6.53 Mб
Скачать

счет чисел 1 и 0 , т.е. в мажоритарный элемент M 3, который выносит решение о значении разряда а0. Далее ключ SWT переводится во второе положение, подается еще один тактовый импульс в регистр, комбинация сдвигается на один разряд вправо, создаются условия (2.49) по проверке разряда а1 и мажоритарный элемент выносит решение о значении разряда а1 и т.д. вплоть до декодирования разряда а6. Таким образом, декодирование кодовой комбинации осуществляется за 2n тактов: в течение первых n тактов заполняется регистр DD1…DD7, а в течение последующих определяется значение каждого из n разрядов. Вывод информации потребителю осуществляется с выхода мажоритарного элемента через схему И DD12.

2 SWT

Вход 1

D T

D T

D T

D T

D T

D T

 

D T

a6

a5

a4

a3

a2

a1

 

a0

 

 

 

F*(X)

 

C DD1

C DD2

C DD3

C DD4

C DD5

C DD6

C DD7

 

такт

 

 

 

 

 

 

 

 

 

 

 

 

M2

 

 

 

 

 

 

 

 

 

DD8

 

 

 

 

 

 

 

 

 

M2

M

3

&

Выход

 

 

 

 

 

DD9

DD11

DD12

 

 

 

 

 

M2

 

считыв.

 

 

 

 

 

 

DD10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.29. Мажоритарный декодер циклического кода (7,3)

 

4.13. Кодер и декодер итеративного кода

Рассмотрим кодер итеративного кода для структуры кодовой комбинации приведенной в табл. 4.6.

Таблица 4.6

Определение контрольных символов итеративного кода

k1

1

k2

0

k3

1

r1 0

k4

1

k5

0

k6

0

r2

1

r3

0

r4

0

r5

1

r6

1

134

Кодер для данной структуры приведен на рис. 4.30.

Вход

K1

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0

RG

K1

M2

r1

 

 

 

 

 

 

 

 

 

K2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1

 

 

0

 

 

 

 

 

 

 

 

DD2

0

 

K3

 

 

K2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

K4

 

D3

 

K3

 

 

 

 

 

 

 

 

M2

r2

 

 

 

 

 

 

 

 

 

 

 

K5

 

 

 

 

 

 

 

 

 

 

 

DD3

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

 

K4

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

K6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

упр

 

K5

0

 

 

 

 

 

 

 

 

M2

r6

 

PE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DD4

1

 

 

зап

 

0

 

 

 

 

 

 

 

 

 

 

 

K6

 

 

 

 

 

 

 

 

 

 

C1

DD1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

M2

r3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DD5

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

M2

r4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DD6

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

M2

r5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DD7

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

от СТ2

 

k1

X1

MS

 

k2

X2

 

k3

X3

 

 

r1

X4

 

 

k4

X5

 

 

k5

X6

 

 

k6

X7

 

 

r2

X8

 

 

r3

X9

 

 

r4

X10

 

 

r5

X11

 

 

r6

X12

 

1

 

 

S0

 

2

 

 

S1

 

4

 

 

S2

 

8

 

 

S3

DD8

 

 

 

_

 

 

 

E

 

 

 

 

 

 

 

 

 

 

 

Выход

F(X) = 101010010011

Рис. 4.30. Кодер итеративного кода

Кодовая комбинация, подлежащая кодированию, записывается в буферный регистр DD1. Формирование контрольных символов r1 r6 сумматорами по модулю два DD2…DD7 осуществлена в соответствие строкам и столбцам табл. 4.6. Мультиплексор DD8 осуществляет преобразование параллельного кода в последовательный.

Декодер для рассматриваемой структуры кодовой комбинации приведен

на рис. 4.31. Кодовая комбинация в итеративном коде записывается

в буфер-

ный регистр DD1. Затем сумматорами по модулю два DD2…DD6

осуществ-

ляются проверки в соответствии

с табл. 4.6, т.е.

S1 = k1 k2 k3 r1 ,

S2 = k4

k5 k6 r2 ,

S3 = k1 k4 r3 ,

S4 = k2 k5 r4 ,

S5 = k3 k6 r5 . При отсутствии искажений синдром S5S4S3S2S1 должен быть нулевого порядка. При наличии одиночной ошибки на выходе соответствую-

135

щих сумматоров DD2…DD6 появляются 1, которые поступят на дешифратор синдрома, собранный на элементах И DD7…DD12. Дешифратор однозначно указывает номер искаженного символа, и 1 с соответствующей схемы И DD7…DD12 поступит на один из входов схем коррекции ошибки DD13…DD18, на второй вход которых поступают соответствующие информационные символы k1 k6. Информационный символ, проходя через сумматор по модулю 2, сложится с 1 соответствующей схемы И DD7…DD12 и изменит свое значение на противоположное.

Вход

S1 RG

F*(X) = 001010010011

упр

PE

такт

C2 DD1

K1

 

1

1

0

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

M2

&

1

 

 

=1

1

K2

2

2

0

 

 

 

 

 

 

1

0

 

 

 

 

 

 

 

 

 

3

1

S1

 

 

 

 

 

 

DD7

 

DD13

K1

0

 

 

 

 

 

 

 

 

K3

3

4

0

DD2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

4

5

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

r1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

M2

 

 

 

 

 

 

&

0

 

 

=1

0

 

 

 

 

 

 

 

 

 

 

 

 

0

5

6

0

0

 

 

 

 

 

2

0

 

 

 

 

 

 

 

 

K4

 

7

0

S2

 

 

 

 

 

DD8

 

DD14

K2

1

 

 

 

 

 

 

 

 

6

8

1

DD3

 

 

 

 

 

 

 

 

 

K5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

7

1

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

K6

 

M2

1

 

 

 

 

 

&

0

 

 

=1

1

0

 

5

1

 

 

 

 

 

 

 

 

 

8

 

 

S3

 

 

 

 

 

 

 

 

 

 

 

 

r2

 

9

0

 

 

 

 

 

 

 

 

3

1

 

K3

 

DD4

 

 

 

 

 

 

DD9

 

DD15

1

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

r3

 

2

0

 

 

 

 

 

 

 

 

 

 

 

 

 

0

10

M2

0

 

 

 

 

 

&

0

 

 

=1

1

 

6

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

r4

 

 

 

 

S4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

10

0

 

 

 

 

 

 

 

 

5

1

 

K4

0

 

 

 

 

 

 

 

DD10

 

DD16

11

DD5

 

 

 

 

 

 

 

r5

3

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

M2

 

 

 

 

 

 

&

 

 

 

=1

 

r6

 

7

0

0

 

 

 

 

 

0

 

 

0

 

 

S5

 

 

 

 

 

 

 

 

 

1

 

 

6

0

 

 

11

1

 

 

 

 

 

 

 

 

 

K5

 

 

 

DD6

 

 

 

 

 

 

DD11

 

DD17

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

&

0

 

 

=1

0

 

 

 

 

 

 

 

 

 

 

 

 

 

7

0

 

 

 

 

 

 

 

 

 

 

 

 

 

DD12

 

DD18

K6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

В ы х о д

Рис. 4.31. Декодер итеративного кода

На схеме показана дешифрация кодовой комбинации F*(x) = 0&01010010011 в виде состояния элементов. В результате дешифрации получим синдром S5S4S3S2S1 = 00101, что вызвало появление 1 на выходе схемы

136

И DD7, которая поступила на один из входов схемы DD13. На второй вход поступил информационный символ k1 = 0, который при прохождении через схему DD13 изменил свое значение на 1 и на вход потребителя поступила кодовая комбинация k1k2k3k4k5k6 = 101100 ,что соответствует исходной, указанной в табл. 4.6.

4.14. Кодер и декодер рекуррентного кода

Процесс образования и декодирования кодовых комбинаций рекуррентного кода достаточно полно рассмотрен в подразд. 2.3.5. Там же приведены структурные схемы кодирующих и декодирующих устройств рекуррентного кода при шаге сложения b=2. Для более глубокого понимания процессов обнаружения и исправления ошибок рассмотрим функциональные схемы кодеров и декодеров при шаге сложения b= 3 на примере исходной кодовой комбина-

ции G(x) = 1111000011111100.

Кодирующее устройство такого кода представлено на рис. 4.32. Процесс образования контрольных символов r(x) с помощью данного кодера представлен в табл. 4.7.

Задержка на 3 такта

Задержка на 3 такта

 

 

DA1

D T

D T

D T

D T

D T

D T

M2

1

SWT

CDD1

CDD2

CDD3

CDD4

CDD5

CDD6

DD7

2

3Выход

 

 

 

такт

 

 

 

r(X) = 0001110111011100

 

 

Вход G(X) = 1111000011111100

 

F(X) = 10101011010100011111101111110000

Рис. 4.32. Функциональная схема кодера рекуррентного кода (2, 1) при b = 3

Ключ DA1 находится в положении 1, когда на вход кодера поступает информационный символ, и в положении 2, когда с выхода сумматора по модулю два поступает контрольный символ. Таким образом, выходная последовательность F(x) в точке 3 представляет собой чередование информационных и контрольных символов.

Декодирующее устройство представлено на рис. 4.33.

137

 

 

 

 

 

 

 

Таблица 4.7

 

 

Образование контрольных символов при b = 3

 

 

Номер

Вход

 

 

Состояние ячеек регистра

 

 

Выход

такта

DD1

DD2

DD3

DD4

DD5

DD6

DD7

1

1

1

0

0

0

0

0

0

2

1

1

1

0

0

0

0

0

3

1

1

1

1

0

0

0

0

4

1

1

1

1

1

0

0

1

5

0

0

1

1

1

1

0

1

6

0

0

0

1

1

1

1

1

7

0

0

0

0

1

1

1

0

8

0

0

0

0

0

1

1

1

9

1

1

0

0

0

0

1

1

10

1

1

1

0

0

0

0

1

11

1

1

1

1

0

0

0

0

12

1

1

1

1

1

0

0

1

13

1

1

1

1

1

1

0

1

14

1

1

1

1

1

1

1

1

15

0

0

1

1

1

1

1

0

16

0

0

0

1

1

1

1

0

Как известно из подразд. 2.3.5, процесс декодирования заключается в формировании контрольных символов из информационных, поступивших на декодер, и их сравнении с контрольными символами, пришедшими из канала связи. В результате сравнения вырабатывается корректирующая последовательность, которая и производит исправление информационной последовательности.

Рассмотрим работу декодера. Входная кодовая комбинация F*(x) разделителем DA1 разделяется на последовательности информационных и контрольных символов. Посредством линейного преобразователя на элементах DD1…DD6 и DD10 аналогично преобразователю кодирующего устройства, снова формируются проверочные символы r**(X), которые сравниваются (суммируются по модулю 2) элементом DD11 с проверочными символами r*(X), поступающими непосредственно из канала связи. Если ошибок нет, то на выходе формирователя синдрома DD11 имеем последовательность, состоящую из одних нулей. Каждой конкретной пачке ошибок соответствует свой синдром. Определим его структуру. Будем считать, что произошел наихудший случай: исказилось 2b символов. Следовательно, будет поражено b информационных и b проверочных символов. До поступления первого ошибочного символа на входе регистр содержит безошибочные информационные символы.

138

такт

Задержка на 3 такта

Задержка на 3 такта

Задержка на 3 такта

G*(x)=1001000011111100

1

C T

C T

C T

C T

C T

C T

C T

C T

C T

D DD1

D DD2

D DD3

D DD4

D DD5

D DD6

D DD7

D DD8

D DD9

 

 

 

1001000011111100

 

 

r**(x)=0001000001011100

1001001001111111

M2

 

M2

 

1

&

Выход

 

DD12

0000110000

 

M2

 

 

DD10

 

DD14

 

 

 

 

 

 

 

 

 

 

DD11

 

DD13

G(x)=1111000011111100

 

0110110110000000

 

DA1

 

 

 

 

 

 

 

 

 

 

 

SWT

 

 

 

011011011000

 

0110110110

2

 

 

 

 

 

 

3

 

 

Задержка на 3 такта

 

Задержка на 3 такта

 

r*(x)=0111110111011100

D

T

D T

D T

D T

D T

D T

 

 

 

 

 

 

 

 

 

 

 

C DD15

C DD16

C DD17

C DD18

C DD19

C DD20

 

тактовые

 

 

 

 

 

 

 

F*(x)=10010111010100011111101111110000

Вход

Рис. 4.33. Функциональная схема декодера рекуррентного кода (2,1) при b=3

139