Тема 7. Опис режиму програмованого вводу/виводу в мікропроцесорному комплекті кр 580
Мета роботи:Ознайомитись і вивчити основні режими роботи мікропроцесорного комплекту.
Основні операції мікропроцесора
МП КР580 ИК 80 може виконувати основні типи операцій:
1 – читання даних з пам’яті або порту вводу;
2 – запис даних в пам’ять або порт виводу;
3 – виконання внутрішніх операцій МП;
4 - передача керування другій комірці пам’яті.
Перша і друга група операцій необхідна для обміну інформацією між МП і зовнішніми пристроями, третя для виконання внутрішніх операцій включаючи дії з регістрами (в т.ч. і з акумулятором) без звертання до пам’яті або портів вводу/виводу. Наприклад, вміст одного регістру може бути переписано в другий регістр, або вміст регістру може бути збільшений або зменшений. Четверта група включає в себе команди безумовного та умовного переходів.
2. Структурна схема мпк для виконання операцій.
Розглянемо структурну схему МПК для виконання найпростіших операцій вводу/виводу, див. Рис.7.1. МП повинен складатись з генератора тактових імпульсів (ГТІ), що забезпечує відповідні керуючі і тактові сигнали на схему центрального процесорного елементу (МП), системного контролеру і шинного формувача (СКШФ), об’єднаних в МПК, рис.7.2, що складається, крім того, з пристрою зовнішньої пам’яті (ПЗП), пристрою вводу-виводу з дешифраторами (ДШ), клавіатури і дисплею, які об’єднані системою шин: адресних (А), даних (Д) та керування (К).
Розглянемо основні елементи МПК КР 580 та їх роботу.
Генератор тактових імпульсів (ГТІ) призначений для синхронізації мікропроцесорних систем на основі комплекту К580. ГТІ формує тактові імпульси частотою по 2,5 МГц, (Ф1 і Ф2), а також деякі керуючі сигнали для мікропроцесорної системи. Підключення ГТІ до МП показано на Рис.7.1. Для роботи ГТІ необхідно підключення зовнішнього кварцевого резонатора (на мал. не показано). На ввід МП з ГТІ подаються:
Ф1, Ф2 тактові додатні імпульси зсунуті в часі;
вихідний сигнал “ГОТОВ”;
вихідний сигнал “СКИД”.
На вхід ГТІ з МП подається сигнал СИНХР – вхід синхронізації з МП.
По сигналах на вході ГТІ “Системн. СКИД" і “ГОТОВ” на виході ГТІ формується сигнал “СБРОС” – СКИД, забезпечуючий встановлення в вихідне положення мікропроцесорної системи, і сигнал “ГОТОВ” – стробований тактовим сигналом Ф2.
Стробуючий сигнал стану STCTB формується при наявності на вході SYNC напруги високого рівня, поступаючої з виходу МП на початку кожного машинного циклу. Сигнал СТРОБ використовують для занесення інформації стану МП в системний контролер і шинний формувач (СКШФ).
Системний контролер і шинний формувач
СКШФ (рис.7.1.) призначений для формування системних керуючих сигналів для безпосереднього спряження МП КР580 з пам’яттю і інтерфейсними модулями периферійних пристроїв. СКШФ складається з БШД, RC і на схеми логіки.
Двонаправлений шинний формувач (БШД) включається в схему для збільшення перегрузочної здатності шин даних МП.
На початку кожного машинного циклу мікропроцесор (МП) по шині даних видає код, визначаючий тип машинного циклу, цей код по шині даних завантажується в регістр стану RC, при надходженні сигналу СТРОБ з генератора імпульсів (ГТІ). RC пов’язаний з логічною системою, яка формує відповідні керуючі сигнали:
– сигнал читання інформації з пам’яті (MEMR);
– сигнал запису інформації в пам’ять (MEMW);
– сигнал читання інформації з пристрою вводу (I/OR);
– сигнал запису інформації в пристрій виводу (I/OW);
– сигнал підтвердження переривання (на схемі не показано).
Для забезпечення роботи МПК з повільнодіючими зовнішніми пристроями (периферією) передбачено спеціальні режими, які ініціалізуються спеціальними сигналами:
Сиганл “ГОТОВ” (READY)
Швидкість обробки інформації обмежується часом звертання до пам’яті. Якщо процесор послав адресу зчитування в запам’ятовуючий пристрій, то він не може продовжувати роботу, доки не відповість запам’ятовуючий пристрій.
Процесор повинен мати засоби для синхронізації, які дозволяють ЗП запросити стан ОЧІКУВАННЯ. Якщо ЗП приймає сигнали читання, то воно встановлює сигнал запиту в лінії “ГОТОВ” процесора, тимчасово перериваючи його роботу. Після того, як ЗП одержало час для відповіді, воно звільняє лінію “ГОТОВН” процесора і цикл команди продовжується.
Якщо вхідний сигнал “ГОТОВ” переходить в стан 0, МП переходить в стан “ОЧІКУВАННЯ”. В такому стані шини залишаються до тих пір, доки сигнал “ГОТОВ” знову не перейде у високий стан “1”. Стан “ОЧІКУВАННЯ” дозволяє застосовувати повільнодіючі ЗП і пристрої вводу/виводу.
Сигнал “ПЕРЕРИВ”
Переривання дозволяють зовнішній апаратній частині запросити в процесора негайного виконання яких-небудь дій. Ці сигнали переривають звичайний хід програми і передають керування на спеціальну програму математичного забезпечення.
Розглянемо приклад, коли МП обробляє великі об’єми даних, частина яких повинна бути виведена на друк. За один машинний цикл МП може вивести один байт даних, але при фактичному друці знаку, який визначається байтом даних, необхідний час може бути рівним багатьом машинним циклам. В результаті МП буде залишатись вільним, чекаючи, коли друкуючий пристрій зможе прийняти наступний байт даних. Якщо в МПК здійснена можливість переривання, то ЦПЕ, виводячи байт даних, може потім вернутись до обробки даних, а коли друкуючий пристрій готовий до прийому наступного байту даних, то воно може видати “ЗАПИТ” на переривання. Коли ЦПЕ впізнає переривання, то він призупинить виконання основної програми і автоматично перейде до програми, яка буде виводити наступний байт даних. Після виводу байту даних ЦПЕ продовжує виконання основної програми. В принципі, це аналогічно виводу підпрограми, за виключенням того, що перехід ініціалізується ззовні, а не програмою.
В ЦПЕ КР 580 ИК 80 є тригер дозволу переривань, який може бути встановленим або скинутим. Якщо тригер знаходиться в нулевому стані, то система переривань блокована і запити переривань не сприймаються. Коли ЦПЕ сприймає запит перерив від зовнішнього пристрою, відбувається наступне:
закінчується виконувана команда;
скидається біт дозволу переривання;
перериваючий пристрій формує команду і посилає її в ЦПЕ для виконання.
Команда не розміщена в пам’яті, програміст не може її змінити, це є функцією розробника системи переривань.
Перериваючий пристрій звичайно формує команду RST, команду визову одної з вісьми байтових підпрограм, які розміщені в пам’яті. Вхід запиту переривань здійснює це переривання. Схема, яка запитує переривання, видає код на шину даних, вказує адресу обслуговування переривання, на яку і здійснюється перехід в МПК.
Сигнал “ЗАХОПЛ. ШИН” (HOLD)
В звичайних операціях вводу і виводу процесор сам керує всією передачею даних. Інформація, яка повинна бути розміщена в пам’яті, пересилається з пристрою вводу в процесор, а потім з процесора у вказану комірку пам’яті. Аналогічно через процесор проходить інформація, яка передається з пам’яті в пристрої виводу.
Буває, що деякі периферійні пристрої здатні передавати інформацію в пам’ять і з пам’яті настільки швидко, що сам процесор може гальмувати пересилання. Якщо в такий пристрій або з пристрою повинно пересилатись яка-небудь значна кількість даних, то продуктивність системи може бути збільшена наявними пристроями, які виконують пряму передачу даних. Під час такої передачі процесор повинен тимчасово зупинити роботу, щоб не виникло неполадок в МПК.
Прямий доступ до пам’яті – це метод переносу даних безпосередньо між пам’яттю і периферійним пристроєм. Дані через МП не проходять. Це забезпечується керуючим вхідним сигналом “ЗАХОПЛ. ШИН” МП – (активний стан – високий потенціал). Коли ця лінія знаходиться у високому потенціалі, МП закінчує машинний цикл, який виконується в даний час, а потім зупиняється, щоб перевести лінію “ПІДТВ. ЗАХОПЛ.” – у високий потенціал, який дозволяє допуск зовнішнього пристрою до ША і ШД, при цьому ШД і ША мікропроцесора переходять у високоомний стан. Тепер периферійні пристрої можуть керувати цими шинами і виконувати всі потрібні переноси даних. Коли лінія HLDA встановлюється периферійним пристроєм в низький стан, МП продовжує працювати з того положення, де він зупинився.
Для видачі адресних і керуючих сигналів периферійний пристрій повинен мати керуючий пристрій для прямого доступу до пам’яті, - мікросхеми, які називають контролерами прямого доступу до пам’яті, що й виконують цю функцію. Якщо МП системи має КПДП, то всі буфери шин повинні бути трьохстабільними. Лінія HLDA забороняє виходи буферів і дозволяє КПДП використовувати ці шини.
На рис.7.3, 7.4 наведені часові діаграми роботи одного машинного циклу МЦ1 процесора та сигнали, що виробляються ГТІ та МП, включаючи інформацію, що передається по шинах ШД і ША. Керуючі сигнали передані рівнями – високим – логічна “1”, низьким – логічний “0”.
|
|
Рис.7.3. Цикл вибірки коду команди в регістр команд і декодування команди
|
|
Рис. 7.4. Цикл читання запамятовуючого пристрою (а), та цикл запису в запамятовуючий пристрій (б)
Приклад 1.
Намалювати структурну схему мікро-ЕОМ в режимі вводу-виводу інформації.
Намалювати часові діаграми машинних циклів в режимі а) вводу б) виводу інформації.
Привести опис: як МП проводить операцію читання чи запису інформації в пристрій вводу-виводу.
Рішення:
Структурну схему системи, що забезпечує роботу МПК в цих режимах, зображено на рис.7.5.
Спрощена часова діаграма сигналів, необхідних для виконання цих режимів у взаємозв’язку між елементами МПК в функції часу, зображена на рис.7.6.
Виконання команд IN (ввід) та OUT(вивід)
Команда вводу IN – двохбайтова, для її виконання необхідно три машинних цикли. В машинному циклі М1 проходить вибірка першого байту команди (коду операції); в М2 – вибірка другого байту, який є номером ВУ; в останньому циклі М3 здійснюється загрузка акумулятора даними з вказаного ВУ. Часові співвідношення виконання цієї команди дані на рис.7.6,а).
Під час М1 виконуються наступні операції:
Такт Т1 – вміст лічильника команд пересилається в регістр адреси, звідки через бефер адреси завантажується в ША і генерується сигнал SYNC “Синхронізації” початку машинного циклу.
Т2 – по співпаданню тактового сигналу Ф1 і сигналу “синхро” SYNC на шину даних виставляється інформація стану “ІС” (вибірка команди), яка зберігається на шині даних (ШД) на час існування сигналу “синхронізація”. З моменту генерування сигналу DWIN (“Прийом”) на ШД поступає вже перший байт команди, яка зчитана з ЗП.
Т3 – перший байт команди пересилається в регістр команд МП і змінюється вміст лічильника команд ((СК) ← (СК) + 1).
Т4 – проводиться декодування поля коду операції команди і формуються сигнали, необхідні для переходу до слідуючого машинного циклу М2.
Під час машинного циклу М2 МП виконує наступні дії:
Т1 – на ША надходить адреса другого байту команди і генерується сигнал SYNC.
Т2 – на ШД виставляється інформація стану ІС2 (читання з пам’яті) і формується сигнал DWIN.
Т3 – другий байт команди пересилається в регістр W ЦПЕ, який використовується для тимчасового зберігання, після чого збільшується вміст ((СК) → (СК) + 1). І формуються сигнали, необхідні для переходу до останнього МЦ виконання команди IN – M3
Під час цього циклу виконуються наступні операції:
Т1 – вміст регістра W, який є адресою зовнішнього пристрою (ВУ), пересилається спочатку в регістр адреси ЦПЕ, а після цього в ША. Одночасно з цим здійснюється формування сигналу SYNC
Т2 – на ШД виставляється інформація стану ІС6 (ввід) і формується сигнал DWIN.
Т3 – інформація з ШД, до якої підключені регістри пам’яті ВУ, через буфер даних пересилається в акумулятор МП, після чого формуються керуючі сигнали, необхідні для переходу до машинного циклу М1 наступної команди. На цьому виконання команди IN закінчується.
Виконання команди OUT аналогічне виконанню команди IN. Головна відмінність в тому (рис.7.6,б), що вивід даних з акумулятору в ВП проходить при нульовому значенні сигналу DWIN та активному значенні сигналу WR=0 (“Видача”=0). Крім того, в Т2 третього машинного циклу М3 на шині даних (ШД) виставляється інформація стану IC7 (вивід), яка вказує ВУ, що в процесі виконання даної команди дані з МП виводяться.
Часові співвідношення при виконанні команди OUT за виключенням тих, що показані на рис.7.6,а, ті ж, що й при виконанні команди IN.