- •Министерство образования и науки
- •Содержание
- •Информационный процесс, Сигналы
- •Логические состояния
- •Системы счисления
- •Логические элементы и таблица истинности
- •Логическое сложение, дизъюнкция, элемент или
- •Логическое умножение, конъюнкция, элемент и
- •Логический элемент не, отрицание, инверсия
- •Минимизация логических выражений с помощью карт карно
- •Карта карно для двух переменных
- •Карта карно с тремя переменными
- •Карта карно для четырех переменных
- •Комбинационные функциональные схемы
- •Счетверенная двухвходовая схема выборки
- •Мультиплексоры
- •Сумматоры
- •Компараторы
- •Обратные преобразования, записанные в дополнительном коде
- •Арифметика в дополнительном коде
- •Последовательная логика
- •Регистры
- •Параллельно – параллельный четырехразрядный регистр на rs – триггерах
- •Счетный триггер
- •Счетчики
- •Счетчик на сложение
- •Счетчик на вычитание
- •Реверсивный счетчик
- •Счетчик заданной длины
- •Линейные дешифраторы
- •Линейный дешифратор на 10
- •Основы микропроцессорной техники Архитектура эвм
- •Работа эвм
- •Группировки бит
- •Буквенно-цифровой код
- •Тристабильные элементы
- •Структура оперативной памяти
- •Основы микропроцессорной техники
- •Архитектура простой эвм
- •Структура простейшей памяти
- •Состав команд
- •Структура типового микропроцессора
- •Функционирование Эвм
- •Микропроцессор. Поставляемая разработчиком документация
- •Использование регистра, адреса / данных
- •Этапы обработки требования прерывания в микропроцессоре
- •Указатель стека
- •Программирование микропроцессора Состав команд арифметических действий
- •Состав команд логических операций
- •Команда или
- •Команда или – исключающее
- •Команда циклического сдвига с переносом
- •Состав команд операций передачи данных
- •Состав команд операций ветвления
- •Состав команд операций вызова подпрограмм и возврата в основную программу
- •Программирование микропроцессара запись программы
- •Ветвление программ
- •Использование подпрограмм
- •Интерфейс микропроцессора
- •Основные элементы интерфейса портов ввода/вывода
- •Список литературы
Регистры
Это устройство, предназначенное для временного хранения и / или преобразования двоичной информации.
Различают несколько типов регистров:
Параллельно – параллельное – запись и считывание информации в двоичном параллельном коде.
Параллельно – последовательное – запись информации в параллельном формате, а считывание в последовательном.
Последовательно – параллельное – запись в последовательном формате, а считывание в параллельном.
Последовательно – последовательное – запись проводится в последовательном формате, а считывание в последовательном.
Универсальные регистры – регистры, которые при помощи управляющих сигналов могут перенастраиваться на любой тип считывания и записи информации.
Параллельно – параллельный четырехразрядный регистр на rs – триггерах

Схема предназначена для хранения двоичной информации в параллельном входе на выходах D0 …D3и поступления на входаA,B,CиD. Запись и перезапись информации в регистре осуществляется с помощью управляемых сигналов «Запись» и «Сброс».
В момент включения схемы состояние выходов триггеров не определено. Кнопка «Запись» в нормальном состоянии подает на 2 входа D1,D2,D3,D4уровень 0. Независимо оттого, что на 2 входах этих элементов на выходе 1. Кратковременно нажимается кнопка «Сброс», т.е. наR– входах кратковременно 0,S=1. ПоэтомуD0 …D3равно 0. Когда нам необходимо в регистр записать входную информацию, кратковременно нажимается кнопка «Запись», при этом на 2 входах элементаD1,D2,D3,D4подается уровень логической единицы, а это означает, что если, например, А=1, то на выходе 0. Этот ноль подается наS-входD5,R=1 – в триггер запишется 1, т.е. А=D0. Если, например, А=0, «Запись» равна 1, на выходе элементаD1– 1. Следовательно, триггерD5сохранит предыдущее состояние (0), т.е. А=D0 .
D – триггер
Существенным недостатком RS– триггера является то, что момент изменения его состояния фактически нам не известен, т.е. его переключение зависит не от нас, а от некого текущего состояния на его входах. Этот недостаток преодолевается с помощью динамических триггеров. Используют 2 типа таких триггеров:D– триггер иJK– триггер.
D– триггер представляет собой устройство имеющее 4 входа и 2 выхода. Его изображают следующим образом:

Входа SиR(установка, сброс) являются входами стандартногоRS– триггера, входящего (встроенного) вD– триггер. Эти входа имеют высший приоритет по сравнению с остальными входами триггера. Это означает, что если хотя бы на одном из этих двух входов присутствует уровень логического нуля, то в независимости от того, что в этот момент на других входахDиC, весь триггер работает по правилам обычногоRS– триггера. КогдаS=R=1 включается собственноD– триггер.D– информационный вход,C– тактирующий. Направление стрелки у С – входа указывает на то, что триггер тактируется (чувствует) передним фронтом тактового импульса. Передний фронт – изменение из низкого уровня в высокий, а задний фронт, наоборот, из высокого в низкий.

Правило работы D– триггера состоит в следующем (S=R=1),что информация (0 или1) присутствует на информационном входеD, записывается в триггер (наQ- выход) в момент появления переднего фронта импульса на тактирующий входC.
Примеры.
1.)

2.)

