- •Министерство образования и науки
- •Содержание
- •Информационный процесс, Сигналы
- •Логические состояния
- •Системы счисления
- •Логические элементы и таблица истинности
- •Логическое сложение, дизъюнкция, элемент или
- •Логическое умножение, конъюнкция, элемент и
- •Логический элемент не, отрицание, инверсия
- •Минимизация логических выражений с помощью карт карно
- •Карта карно для двух переменных
- •Карта карно с тремя переменными
- •Карта карно для четырех переменных
- •Комбинационные функциональные схемы
- •Счетверенная двухвходовая схема выборки
- •Мультиплексоры
- •Сумматоры
- •Компараторы
- •Обратные преобразования, записанные в дополнительном коде
- •Арифметика в дополнительном коде
- •Последовательная логика
- •Регистры
- •Параллельно – параллельный четырехразрядный регистр на rs – триггерах
- •Счетный триггер
- •Счетчики
- •Счетчик на сложение
- •Счетчик на вычитание
- •Реверсивный счетчик
- •Счетчик заданной длины
- •Линейные дешифраторы
- •Линейный дешифратор на 10
- •Основы микропроцессорной техники Архитектура эвм
- •Работа эвм
- •Группировки бит
- •Буквенно-цифровой код
- •Тристабильные элементы
- •Структура оперативной памяти
- •Основы микропроцессорной техники
- •Архитектура простой эвм
- •Структура простейшей памяти
- •Состав команд
- •Структура типового микропроцессора
- •Функционирование Эвм
- •Микропроцессор. Поставляемая разработчиком документация
- •Использование регистра, адреса / данных
- •Этапы обработки требования прерывания в микропроцессоре
- •Указатель стека
- •Программирование микропроцессора Состав команд арифметических действий
- •Состав команд логических операций
- •Команда или
- •Команда или – исключающее
- •Команда циклического сдвига с переносом
- •Состав команд операций передачи данных
- •Состав команд операций ветвления
- •Состав команд операций вызова подпрограмм и возврата в основную программу
- •Программирование микропроцессара запись программы
- •Ветвление программ
- •Использование подпрограмм
- •Интерфейс микропроцессора
- •Основные элементы интерфейса портов ввода/вывода
- •Список литературы
Мультиплексоры
Бывают двух, четырех, восьми и шестнадцати входовые схемы.
Состояние выхода Qоднозначно определяется положением подвижного контакта, при переключении. На рисункеQ=A1.
На схемах электрически принципиально мультиплексор изображают:
Схема имеет 8 информационных входов D0–D7(на них подаются логические сигналы), 3 адресных входаA0–A2, управляющий вход Е – разрешение. Прямой выходQи инверсный выход.
Когда схема выключена, то есть Е=1, то независимо от того, чему равны все остальные входа схемы Q=0 (). Когда Е=0 схема включается и состояние выходаQ=Diв зависимости от значения адреса на входах А0, А1, А2.
При проектировании логических устройств может возникнуть необходимость в мультиплексировании большего числа входов, чем есть у выбранной схемы. Эта проблема возникает часто и не только при мультиплексировании. Она решается с помощью расширения или наращивания на основе более простых схем. При этом разработчик этих схем заранее предусмотрел возможность наращивания.
E |
А2 |
А1 |
А0 |
Q |
1 |
X |
X |
X |
0 |
0 |
0 |
0 |
0 |
D0 |
0 |
0 |
0 |
1 |
D1 |
0 |
0 |
1 |
0 |
D2 |
0 |
0 |
1 |
1 |
D3 |
0 |
1 |
0 |
0 |
D4 |
0 |
1 |
0 |
1 |
D5 |
0 |
1 |
1 |
0 |
D6 |
0 |
1 |
1 |
1 |
D7 |
Рассмотрим, например, схему шестнадцатиразрядного мультиплексора, построенного на двух интегральных схемах восьмиразрядного мультиплексора.
А3 |
А2 |
А1 |
А0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
. . . |
. . . |
. . . |
. . . |
1 |
1 |
1 |
1 |
образом, на первый вход схемы ИЛИ от второго мультиплексора поступает 0 независимо от состояния остальных входов этой схемы. А выход i– ой схемы равен значению, на который указывает 3 младших разряда адреса.
Сумматоры
Сумматоры – схема складывает четырехразрядное двоичное число Аicчетырехразрядным двоичным числом Вiи на выходе формирует двоичную суммуSi. Для расширения сумматора в схеме предусмотрен вход переполнения Пвхи выход переполнения Пвых. На схемах электрически – принципиальных изображают следующим образом:
Рассмотрим пример сложения двух восьмиразрядных чисел.
СЭР – старший значащий разряд.
Если сумма Si≥ 256 (28), то СЗР = 1. В противном случае – ноль. Вход левого сумматора принудительно обнулен, так как с этой стороны нет расширения.
Сумматоры являются одним из важных устройств, входящих в состав микропроцессора. На его основе построено арифметическое логическое устройство (АЛУ) процессора.