Интерфейс микропроцессора

Большинство МП функционально ограничены. Некоторые содержат память и порты ввода-вывода, которые напрямую соединяют его с периферией. Однако, в большинстве случаев МП функционирует как один из множества элементов системы. Соединение внутри системы между элементами составляет интерфейс. Обычно интерфейс является общей границей между двумя или несколькими устройствами, т.е. тем, что влечет за собой раздел информации.

Под интерфейсом понимается: совокупность унифицированных технических и программных средств, необходимых для подключения данных устройств к системе, или одной системе к другой.

Основные элементы интерфейса портов ввода/вывода

Операция ввода или вывода включает в себя передачу данных из (или) требуемой периферии. Микропроцессор является ядром всех операций. Ввод соответствует потоку данных в МП, вывод — из МП. Ячейки, куда данные вхо­дят или выходят, называются обычно портами ввода или вывода.

Согласно табл. 1 оказывается, что наш МП использу­ет команды IN или OUT для передачи данных посредст­вом портов ВВ. Реализация этих команд показана на рис. 1,а.

Рис. 1. Ввод/вывод данных и сигналы МП:

а – при изолированном ВВ; б – при ВВ по принципу доступа в память

Мнемониками являются IN и OUT для вводов и выводов соответственно; рис. 1,а дает форматы и КОП этих команд, которые соответствуют номеру периферии или адресу порта. Адрес порта (1 байт) позволяет вы­брать одни из 256 (2⁸) портов, и адрес передается восемью адресными линиями младших разрядов (А₀ —А₇). На рис. 1, а представлены также два дополнительных выхода сигналов управления. При операции OUT используется особый сигнал ВВ запись, т. е. ; в случае операции IN — ВВ считывание, т. е.. Это два L-активных сигнала. Использование специального управления, такого, каки, соответствует изолированному ВВ или вводу/выводу через аккумулятор.

Передача данных, выполняемая на основе команд IN и OUT, классифицируется как программно-контролируе­мый ВВ, т. е. ею управляют команды программы. Переда­ча данных может быть вызвана периферией, выдающей сообщение типа «Я готова выдать (или принять) данные». Чтобы вовлечь МП, периферия использует прерывания (вспомним, что когда МП получает запрос на прерывание, он завершает выполнение текущей команды, затем ветвит­ся на подпрограмму обслуживания прерывания, эта под­программа может содержать или не содержать операции ВВ).

Программно-управляемый ВВ может быть выполнен двумя способами: первый — изолированный ВВ (см. рис. 1,а) выполняется посредством команд IN и OUT; по второму — положение входов и выходов определяется как адреса обычной памяти. Второй способ ВВ реализуется по принципу доступа в память, и тогда используются обыч­ные команды. Обратимся к рис. 1,б, где мы использова­ли команду прямого размещения содержимого аккумуля­тора STA при выводе данных в порт вывода; на том же рисунке тот же тип команды использован затем и для вво­да данных (команда LDA). Мы видим здесь, что адресные линии должны быть декодированы и служат для выбора адреса порта ввода или порта вывода.

Используются также обычные сигналы управления и. Таким образом, для ввода и вывода данных по прин­ципу доступа в память могут быть использованы все команды обращения.

Последний способ, очевидно, наиболее распространен и может быть применим в любом МП. Метод изолированного ВВ применим только в МП, снабженных как командами IV и OUT, так и специальными выводами управления ВВ при записи и считывании.

Обычно под выводом подразумевают вывод па перифе­рию. Однако па практике выводы попадают не сразу на периферию, а в устройство памяти, где помещаются дан­ные для периферии (см. рис. 1 главы "Интерфейс микропроцессора", где мы ввели адаптеры интерфейса ввода и вывода, которые являются ни чем иным, как устройствами памяти, и которые обладают все­ми их свойствами).

Таблица 1 – Команды передачи данных типового микропроцессора

На рисунке 2,а изображен интерфейс МП с перифери­ей.

Рисунок – 2. Интерфейс:

а — периферии с отдельным битом; б — с семисегментным индикатором

Отметим, что в качестве индикатора выхода здесь сто­ит фотодиод, а адаптер интерфейса вывода содержит 1)-триггер. Предположим, что МП выполняет команду пря­мого размещения содержимого аккумулятора (А) =0000 0001. Если предположить также адрес 8000Н, то линия А₁₅ будет находиться в Н-активном состоянии и активизирует нижний вход элемента И. Некоторое время спустя Н-активный сигнал появляется на линии D₀ шины данных. Сигнал управления записью переходит к L-уровню и ак­тивизирует элемент И, который запирает 1 в D-триггере. На выходе D-триггера Н-сигналом зажигается фотодиод (или индикатор бита). В качестве примера на рис. 2,а показан процесс индикации единственного бита данных.

Интерфейс вывода на рис. 2,6 несколько сложнее. Он передает 8 бит данных МП в адаптер интерфейса вы­вода через шину данных. Адаптер помещает данные в 8-разрядную защелку обычным способом. Заметим, что адресная линия А₁₅ должна быть в Н-состоянии, тогда как вывод управления записью должен быть в L-состоянии в течение времени, необходимого для того, чтобы за­переть данные в семисегментном индикаторе. Каждый сег­мент индикатора (а—g и десятичная точка) работает так же, как отдельный диод на рис. 2,а. Запертый в любом выводе защелки Н-сигнал вызывает свечение соответству­ющего сегмента.

На рисунке 3,а представлено другое периферийное уст­ройство и его интерфейс с МП.

Рисунок 3 - Интерфейс:

а — при вводе единичной коммутации; б — при вводе с клавиатуры

Здесь речь идет о простом коммутаторе, позволяющем выбрать логический L- или Н-уровень. Отдельная линия данных соединена с вводом D-триггера внутри адаптера. Когда МП выполняет коман­ду типа ЗАГРУЗИТЬ А прямо из ячейки памяти 8000Н, элемент И активизируется, захватывая входные данные. Буфер вывода становится разрешенным, что позволяет данным расположиться вдоль отдельной линии Do шины данных. Микропроцессор принимает бит HIGH с шины данных и передает его в аккумулятор. Интервал спустя элемент И сбрасывается. Выход адаптера интерфейса вво­да затем запрещается и переводится в состояние высокого сопротивления, он не оказывает больше влияния на другие передачи на шину данных.

На рис. 3 мы используем способ ВВ по принципу доступа в память. Обычно несколько адресных линий де­кодируются одним адресным дешифратором для того, что­бы активизировать линию выбора устройства. На рис. 3,б приведена расширенная система ввода одного от­дельного бита. Здесь параллельные данные объемом 8 бит вводятся с клавишного устройства. Управление считыва­нием и простая адресация те же, что и в предыдущем примере.

Организация ВВ по принципу доступа в память исполь­зуется очень распространенными микропроцессорами, та­кими, как Motorola 6800 и МОП-технологии 6502. Изоли­рованный ВВ (иногда называемый канальным ВВ данных) используется таким семейством микропроцессоров, как Intel 8080/8085 и Zilog 80.

Упражнения

7.18. Использование команды ВВ IN и OUT соответствует способу_______ (изолированного ВВ, ВВ по принципу доступна в память).

7.19. Способ, по которому УВВ обрабатывается, как обычные адреса памяти, называется____________________________________.

7.20. Когда выводы управления считыванием исоединяются с адаптером интерфейса ВВ, используется способ__________________________.

7.21. См. рис. 3,6. Данные передаются в аккумулятор, после чего па адресную линию А₁₅ поступает _____________________ (Н-, L-) сигнал, на линию управления считыванием поступает_________________(Н-, L-) сигнал, что в свою очередь разреша­ет защелки и триггеры.

7.22. См. рис. 3,6. В ходе операции ввода МП выполняет, вероятно, команду ____________ (IN, OUT).

7.23. Когда буферы шины разрешены, они _____________ (за­прещают, позволяют) передачу данных с защелок на шину.

7.24. См. рис. 3,6. На какой адрес ответит интерфейс?

Решения

7.18. Изолированного ВВ.

7.19. По принципу доступа в память

7.20. По принципу доступа в память.

7.21. Н-сигнал; на линии уста­навливается L-.

7.22. По принципу доступа в память, команда передачи LDA.

7.23. Позволяют.

7.24. Каждый раз, когда адресная линия стар­шего разряда А₁₅ находится в Н-состоянии, линия выбора устройства активизируется. Этот метод адресации непрактичен в случае, когда 32К памяти (8 страниц по 4К каждая снизу на рис. 3, глава "Интерфейс с ПЗУ) будут использо­ваться только этим устройством вывода.

ИНТЕРФЕЙС С РЕАЛЬНЫМИ ПОРТАМИ ВВ

Разработчики выпускают порты ВВ в виде ИС.

Тому пример — 8-разрядный элемент ВВ Intel 8212. Интеграль­ная схема Intel 8212 может быть использована как адап­тер порта ввода или вывода.

На рис. 4 приведен МП, подобный типовому, имею­щий интерфейсом с семисегментным индикатором элемент Intel 8212.

Рис. 7.12. Интерфейс семисегментного индикатора, построенный па эле­менте ВВ Intel 8212

Этот индикатор является периферией. На схеме МП имеет изолированный ВВ. Отметим, что в этом случае выходная линия выбора устройства полностью декодирует­ся по восьми адресным линиям младших разрядов (А₀—А₇). Имеется также выход управления записью (при изо­лированном ВВ можно только использовать команды IN и OUT).

На рис. 4 ИС 8212 используется в порте вывода, что можно установить, заметив, что па входе управления со­стоянием MD установлен Н-уровепь. Линии шипы данных подсоединены к восьми входным линиям DI₀—DI₇ элемен­та ВВ 8212, чьи выходные линии DO₀—DO₇ подсоединены к входам индикатора. Элемент Intel 8212 имеет восемь за­щелок данных и выходные буферы. Два входа выбора ,являются управляющими для элемента 8212, исполь­зуемого в рассматриваемом способе ВВ. Когдаакти­визируется L-сигиалом, a—Н-сигналом, данные, по­ступающие с шипы захватятся защелками данных и поя­вятся на выходных выводах DO₀—DO₇, активизируя сегменты индикатора.

На рис. 5 приведена временная диаграмма "работы порта Intel 8212 в состоянии вывода.

Рисунок 5. Временная диаграмма. Сигналы элемента ВВ в сос­тоянии вывода данных

Отметим, что как только активизируются входы сигналов управления и, выходные данные захватываются в порте ВВ и распо­лагаются на выходных выводах. В состоянии вывода вы­ходные буферы постоянно разрешены, следовательно, за­хваченные данные появляются даже после того, как линии управленияивозвращаются в состояние сброса.

Упражнения

7.25. См. рис. 4. Данные, поступающие на выводы DI₀—DI₇ порта ВВ 8212, поступают с шины ___________ (адреса, данных) системы.

7.26. См. рис. 4. Порт ВВ 8212 используется как порт _________ (ввода, вывода) параллельных восьмибитовых данных.

7.27. См. рнс. 5. Входной сигнал вызван _________ (дешифратором адреса, сигналом) МП.

7.28. См. рис. 5. Входной сигнал DS2 вызван _______ (дешифратором адреса, шиной данных).

7.29. Буферы вывода ИС Intel 8212 _____________ (активизированы, сброшены) постоянно, когда устройство находится в состоянии вывода. Это означает, что они (отправ­ляют данные в порты, блокируют данные портов) DO₀—DO₇ .

7.30. См. рис. 5. Данные захвачены портом ВВ 8212, когда одновременно активизированы вводы управления _________ .

7.31. См. рис. 4. Система снабжена интерфейсом ____________ (изолированного, действующего по способу обращения к памяти) ВВ.

Решения

7.25. Данных.

7.26. Вывода.

7.27. Сигналом .

7.28. Дешифрато­ром адреса.

7.29. Активизированы; отправляют данные в порты.

7.30. иDS2.

7.31. Изолированного.