- •Московский институт электронной техники Аппаратно-программный комплекс для изучения и исследования микропроцессоров и программируемой логики
- •Введение
- •Оборудование учебного рабочего места
- •Описание плат учебного стенда
- •Плата процессоров
- •Платы внешних устройств и индикации.
- •Процесс разработки
- •Конструкторские файлы, вспомогательные файлы и проекты.
- •Конструкторские файлы
- •Вспомогательные файлы
- •Меню Help (Помощь)
- •Начало проектирования
- •Назначение ресурсов, устройств и имен.
- •Настройка устройства проекта.
- •Расположение узлов.
- •Анализ времен.
- •Язык описания Альтеры ahdl.
- •Язык vhdl
- •Язык Verilog hdl
- •Примитивы, мегафункции и макрофункции.
- •Примитивы.
- •Мегафункции.
- •Макрофункции старого стиля.
- •Иерархия проекта.
- •Обработка проекта
- •Входные файлы компилятора.
- •Процесс компиляции.
- •Запуск компиляции.
- •Модули компилятора и выходные файлы.
- •Средства управления базами данных Database Builder.
- •Синтезатор Логики - Logic Synthesier
- •Разделитель – Partitioner.
- •Разводчик - Fitter.
- •Функциональный экстрактор snf
- •Экстрактор времен snf
- •Экстрактор связей snf.
- •Обработчик списков соединений edif (Edif Netlist Writer)
- •Обработчик списков соединений Verilog (Verilog Netlist Writer)
- •Обработчик списков соединений vhdl (vhdl Netlist Writer)
- •Ассемблер (Assembler).
- •Утилита Design Doctor.
- •Обнаружение ошибок и нахождение места их возникновения.
- •Анализ проекта.
- •Функциональное моделирование (симуляция).
- •Временная симуляция.
- •Связанная многопроектная симуляция.
- •Особенности симулятора.
- •Программирование устройства.
- •Шаг 2. Создание графического файла схемы (Graphic Design File).
- •Шаг 3. Компиляция проекта.
- •Шаг 4. Подготовка файла симуляции проекта.
- •Шаг 5. Симуляция.
- •Шаг 6. Анализ результатов работы Симулятора.
- •Шаг 7. Программирование устройства Altera.
- •Шаг 2. Проверка работоспособности собранной схемы триггера с помощью Редактора Временных Диаграмм.
- •Шаг 3. Сохранение элемента как примитив (символ).
- •Шаг 4. Сборка схемы трехразрядного счетчика.
- •Шаг 5. Проверка работы схемы с помощью Редактора Временных Диаграмм.
- •Интегрированная среда разработки и отладки.
- •Работа в интегрированной среде.
- •Команды меню.
- •Команды меню Файл
- •Команды меню Редактирование
- •Команды меню Показать
- •Команды меню Компиляция
- •Команды меню Отладка
- •Команды меню Окно
- •Команды меню Справка
- •Настройка параметров среды
- •Общие настройки
- •Настройка редактора
- •Настройка коммуникаций.
- •Компиляция
- •Окно ошибок.
- •Запуск программы на выполнение.
- •Сброс процессора.
- •Отладка
- •Ресурсы процессора.
- •Окно регистров
- •Окно памяти.
Язык Verilog hdl
Язык описания Verilog Hardware Description Language (HDL) является модульным языком высокого уровня, полностью интегрированным в систему MAX+PLUSII. Verilog HDL является также языком описания промышленного стандарта, описывающим входные и выходные данные, поведение и функции схемы. Этот язык определен стандартом IEEE Std 1364. Для создания файлов Verilog Design files (.v) можно использовать текстовый редактор MAX+PLUSII либо любой другой. Затем эти файлы компилируются и симулируются в MAX+PLUSII (см.ри.2.16)
Можно использовать любой текстовый редактор для создания файлов языка Verilog HDL. Однако, при вводе файлов AHLD с помощью текстового редактора MAX+PLUSII, Вы получаете преимущества редактирования, встроенного компилятора и отладчика, доступные только в редакторах MAX+PLUSII. Например, можно использовать шаблоны AHDL, подсветку синтаксиса, помощь, примитивы, мегафункции и макрофункции Альтеры, делать назначения устройств и ресурсов, использовать автоматическое обнаружение места ошибки.
Файлы VHDL могут содержать любую комбинацию, поддерживаемую MAX+PLUSII, а также содержать предоставляемые фирмой Альтера примитивы, мегафункции макрофункции.
Компилятор MAX+PLUSII может генерировать файлы Verilog Output Files (.vo), содержащие временную информацию проекта, а также информацию для синтеза. Эти файлы могут быть экспортированы в симулятор промышленного стандарта. Временная информация также может быть занесена в файл Standart Delay Format Output Fies (.sdo).
Примитивы, мегафункции и макрофункции.
Фирма Альтера предоставляет библиотеки логических функций – примитивов, мегафункций, а также макрофункций старого стиля, включая функции, которые оптимизированы для различных семейств ПЛИС. Справочная система MAX+PLUSII содержит информацию по всем логическим функциям фирмы Альтера.
Примитивы.
Примитивы – буфера, триггеры, защелки, элементы ввода/вывода и логические примитивы – базовые функциональные блоки, используемые для создания схем с помощью MAX+PLUSII. Они могут быть использованы в файлах GDF, AHLD,VHDL и Verilog HDL..
Примитивы в файлах языков программирования HDL - это подмножество примитивов, используемых в файлах Графического Редактора GDF. Другие примитивные функции могут быть представлены логическими операциями и различными конструкциями. Прототипы функций AHDL для примитивов встроены в ПО MAX+PLUSII. Определения компонентов VHDL для примитивов находятся в пакете maxplus2 в библиотеке Altera.
Используя Графический Редактор, Вы можете создавать массивы примитивов, в которых один примитив может быть соединен с одной или многими поименованными шинами, представляющими несколько идентичных примитивов. В процессе обработки проекта, компилятор автоматически переводит массивы примитивов в необходимое число отдельных примитивов.
Мегафункции.
Мегафункции - это сложные блоки высокого уровня, которые могут использоваться вместе с примитивами и другими мега- и макрофункциями. Для многих мегафункий, включая функции из библиотеки параметризованных модулей (Library of Parameterized Modules), можно задавать различные параметры. Возможность расширения библиотеки LPM и других параметризированных функций может значительно упростить процесс создания схемы. Мегафункции могут быть свободно использованы в файлах GDF, а также во всех файлах языков программирования HDL. Когда компилятор анализирует всю логическую схему, он автоматически использует всю доступную логику мегафункций, и удаляет все неиспользуемые вентили и триггеры для достижения оптимальной эффективности.