- •Московский институт электронной техники Аппаратно-программный комплекс для изучения и исследования микропроцессоров и программируемой логики
- •Введение
- •Оборудование учебного рабочего места
- •Описание плат учебного стенда
- •Плата процессоров
- •Платы внешних устройств и индикации.
- •Процесс разработки
- •Конструкторские файлы, вспомогательные файлы и проекты.
- •Конструкторские файлы
- •Вспомогательные файлы
- •Меню Help (Помощь)
- •Начало проектирования
- •Назначение ресурсов, устройств и имен.
- •Настройка устройства проекта.
- •Расположение узлов.
- •Анализ времен.
- •Язык описания Альтеры ahdl.
- •Язык vhdl
- •Язык Verilog hdl
- •Примитивы, мегафункции и макрофункции.
- •Примитивы.
- •Мегафункции.
- •Макрофункции старого стиля.
- •Иерархия проекта.
- •Обработка проекта
- •Входные файлы компилятора.
- •Процесс компиляции.
- •Запуск компиляции.
- •Модули компилятора и выходные файлы.
- •Средства управления базами данных Database Builder.
- •Синтезатор Логики - Logic Synthesier
- •Разделитель – Partitioner.
- •Разводчик - Fitter.
- •Функциональный экстрактор snf
- •Экстрактор времен snf
- •Экстрактор связей snf.
- •Обработчик списков соединений edif (Edif Netlist Writer)
- •Обработчик списков соединений Verilog (Verilog Netlist Writer)
- •Обработчик списков соединений vhdl (vhdl Netlist Writer)
- •Ассемблер (Assembler).
- •Утилита Design Doctor.
- •Обнаружение ошибок и нахождение места их возникновения.
- •Анализ проекта.
- •Функциональное моделирование (симуляция).
- •Временная симуляция.
- •Связанная многопроектная симуляция.
- •Особенности симулятора.
- •Программирование устройства.
- •Шаг 2. Создание графического файла схемы (Graphic Design File).
- •Шаг 3. Компиляция проекта.
- •Шаг 4. Подготовка файла симуляции проекта.
- •Шаг 5. Симуляция.
- •Шаг 6. Анализ результатов работы Симулятора.
- •Шаг 7. Программирование устройства Altera.
- •Шаг 2. Проверка работоспособности собранной схемы триггера с помощью Редактора Временных Диаграмм.
- •Шаг 3. Сохранение элемента как примитив (символ).
- •Шаг 4. Сборка схемы трехразрядного счетчика.
- •Шаг 5. Проверка работы схемы с помощью Редактора Временных Диаграмм.
- •Интегрированная среда разработки и отладки.
- •Работа в интегрированной среде.
- •Команды меню.
- •Команды меню Файл
- •Команды меню Редактирование
- •Команды меню Показать
- •Команды меню Компиляция
- •Команды меню Отладка
- •Команды меню Окно
- •Команды меню Справка
- •Настройка параметров среды
- •Общие настройки
- •Настройка редактора
- •Настройка коммуникаций.
- •Компиляция
- •Окно ошибок.
- •Запуск программы на выполнение.
- •Сброс процессора.
- •Отладка
- •Ресурсы процессора.
- •Окно регистров
- •Окно памяти.
Шаг 4. Сборка схемы трехразрядного счетчика.
Откройте в Графическом Редакторе новый файл и сохраните его под названием counter.gdf и выполните команду Set Project To Current File. Двойным щелчком мыши щёлкните в пустом пространстве окна Графического Редактора. В списке Symbol Libraries щелкните два раза левой кнопкой мыши на каталоге e:\tutuor, выделите в списке Symbol Files созданный на предыдущих шагах элемент dflipflop и нажмите ОК. Добавьте таким образом в схему три триггера, три входных контакта и один выходной
Соедините элементы в соответствии со схемой счетчика, как показано на рисунке 11. Элементы можно соединять не только проводниками, но и по именам. То есть части схемы считаются соединенными, если они имеют одинаковые имена. Например, на рисунке 11 входной контакт reset, соединен со входами R всех триггеров, так как часть соединения, идущая к входу R всех триггеров имеет имя reset. Чтобы назначить имя проводнику, щёлкните на нем левой кнопкой мыши и введите с клавиатуры название, либо щёлкните в пустом месте экрана (в месте щелчка появится мигающая точка) и введите название, а затем перетащите его к необходимому проводнику.
Установите название для выходного контакта – q[2..0]. Такое название показывает, что к этому входу подсоединена шина, состоящая из проводников q2,q1 и q0.
Сохраните схему с помощью команды Save меню File.
Скомпилируйте проект.
Шаг 5. Проверка работы схемы с помощью Редактора Временных Диаграмм.
Рис 11. Сборка счетчика на D-триггерах.
Рис 12. Временная диаграмма работы счетчика.
Откройте Редактор Временных Диаграмм и добавьте в него все необходимые узлы. Установите конечное время симуляции командой End Time меню File равным 10.0ms (миллисекунд). Установите шаг сетки с помощью команды Grid Size меню Options равным 0,05ms.
Постройте временные диаграммы входных узлов.
Запустите процесс симуляции. В результате Симулятор построит временную диаграмму выходных узлов (см. Рис.12)
Интегрированная среда разработки и отладки.
При создании программ для любого типа процессоров важное значение имеют соответствующие отладочные средства. Одним из основных требований предъявляемых к отладочным средствам, ориентированным на изучение микропроцессоров и организацию их взаимодействия, является наглядность отладки программ, предусматривающая возможность отображения на экране видеомонитора инструментального компьютера состояния основных регистров и внутренней памяти реальной аппаратуры непосредственно в процессе отладки.
Существующие инструментальные средства отладки процессоров, входящих в аппаратуру комплекса не в полной мере удовлетворяют указанному требованию. Поэтому был разработан пакет программ, в который входят интегрированная среда разработки, монитор отладки и программы конфигурирования ПЛИС.
Интегрированная среда разработки поддерживает все этапы разработки ПО, от написания исходного текста программы до её компиляции и отладки. Она обеспечивает: установку режимов отладки для программы монитора, отображение содержимого регистров и ячеек памяти процессоров и его изменение с клавиатуры инструментального компьютера.
В качестве интерфейса интегрированной среды разработки использована общепринятая многооконная структура, выполненная в ОС Windows. Монитор отладки реализует заданные режимы и выдает на инструментальный компьютер состояние регистров и ячеек памяти. Программы конфигурации ПЛИС синтезируют в ней последовательный канал связи с инструментальным компьютером; магистрали и общее внутреннее ОЗУ межпроцессорного обмена, схемы управления и магистрали для внешних по отношению к процессорам ОЗУ и ПЗУ и другое.
Интегрированная среда разработки и отладки Debug96 (в дальнейшем просто среда или отладчик) предназначена для разработки и отладки программ для микроконтроллеров семейства MCS-196 и TMS320C25. Интеграция в одной среде средств разработки, компиляции и отладки делает разработку программного обеспечения более производительной и приятной.
Для запуска отладчика подключите плату к источнику питания, последовательному и параллельному портам. Затем запустите программу Debug96.exe. На рис.7 представлен общий вид экрана при работе с программой.
Рис.7.Общий вид экрана при работе с программой.
Если вы используете Windows NT, то перед началом работы необходимо установить драйвер giveio. Для этого нужно запустить программу установки Loaddrv.exe из каталога GiveIO.