3. Запуск компиляции.

Компиляция проекта может осуществляться из любого приложения MAX+PLUSII или из Компилятора. Компилятор автоматически обрабатывает все входные файлы текущего проекта, а процесс компиляции можно наблюдать в окне компилятора:

• Песочные часы опустошаются и переворачиваются, тем самым показывая, что компилятор работает.

• Прямоугольники, представляющие каждый модуль компилятора, подсвечиваются друг за другом по мере того, как компилятор завершает очередную стадию обработки.

• Значки, представляющие выходные файлы появляются ниже прямоугольников, представляющих модули компилятора, их сгенерировавшие. Вы можете нажать левую кнопку на значке для того чтобы открыть соответствующий файл.

• Процент завершения задачи, показываемый на индикаторе работы, движется по направлению к отметке 100% по мере компиляции проекта.

• В течение разбиения и разводки (fitting), кнопка Stop превращается в кнопку Stop/Show Status, служащую для открытия диалога, показывающего текущее состояние разбиения и разводки.

• При обнаружении ошибки или потенциальной проблемы, автоматически открывается окно обработчика сообщений Message Processor.

Компилятор может работать в фоновом режиме. Можно минимизировать его, и, пока он обрабатывает проект, продолжать работать над другими файлами. Индикатор завершения работы под минимизированным окном компилятора позволяет следить за процессом компиляции.

4. Модули компилятора и выходные файлы.

Компилятор MAX+PLUSII обрабатывает проект, используя следующие модули и утилиты:

• Compiler Netlist Extracrtor (включая встроенные компоненты для обработки файлов EDIF, VHDL, Verilog и XNF Netlist)

• Средства управления базами данных (Database Builder)

• Синтезатор Логики (Logic Synthesier)

• Разделитель (Partitioner)

• Разводчик (Fitter)

• Функциональный экстрактор SNF

• Экстрактор времен SNF

• Экстрактор связей SNF

• Обработчик списков соединений EDIF (Edif Netlist Writer)

• Обработчик списков соединений Verilog (Verilog Netlist Writer)

• Обработчик списков соединений VHDL (VHFL Netlist Writer)

• Ассемблер (Assembler)

• Утилита Design Doctor

1. Compiler Netlist Extracrtor.

Compiler Netlist Extracrtor (экстрактор списка соединений) преобразует каждый конструкторский файл проекта в один или несколько двоичных файлов списка соединений (Compiler Netlist Files -.cnf), а также файлов иерархического взаимодействия (Hierarchy Interconnect Files - .hif), в котором содержатся сведения об иерархических связях между файлами проекта и информация, необходимая для отображения дерева иерархии в Окне Иерархии. Кроме этого, Compiler Netlist Extracrtor создает файл базы данных узлов – Node Database File (.ndb), содержащий названия узлов проекта для базы данных назначений.

Встроенные средства для чтения файлов EDIF,VHDL, Verilog HDL, XNF netlist автоматически переводят информацию о дизайне в файлах EDIF Input Files (.edf), файлы VHDL Design Files (.vhd), Verilog Design Files (.v), и Xilinx Netlist Format Files (.xnf), соответственно в формат, совместимый с MAX+PLUSII. Компонент EDIF Netlist Reader обрабатывает файлы EDIF Input Files с помощью библиотеки соответствия файлов – Library Mapping Files (.lmf).