- •Московский институт электронной техники Аппаратно-программный комплекс для изучения и исследования микропроцессоров и программируемой логики
- •Введение
- •Оборудование учебного рабочего места
- •Описание плат учебного стенда
- •Плата процессоров
- •Платы внешних устройств и индикации.
- •Процесс разработки
- •Конструкторские файлы, вспомогательные файлы и проекты.
- •Конструкторские файлы
- •Вспомогательные файлы
- •Меню Help (Помощь)
- •Начало проектирования
- •Назначение ресурсов, устройств и имен.
- •Настройка устройства проекта.
- •Расположение узлов.
- •Анализ времен.
- •Язык описания Альтеры ahdl.
- •Язык vhdl
- •Язык Verilog hdl
- •Примитивы, мегафункции и макрофункции.
- •Примитивы.
- •Мегафункции.
- •Макрофункции старого стиля.
- •Иерархия проекта.
- •Обработка проекта
- •Входные файлы компилятора.
- •Процесс компиляции.
- •Запуск компиляции.
- •Модули компилятора и выходные файлы.
- •Средства управления базами данных Database Builder.
- •Синтезатор Логики - Logic Synthesier
- •Разделитель – Partitioner.
- •Разводчик - Fitter.
- •Функциональный экстрактор snf
- •Экстрактор времен snf
- •Экстрактор связей snf.
- •Обработчик списков соединений edif (Edif Netlist Writer)
- •Обработчик списков соединений Verilog (Verilog Netlist Writer)
- •Обработчик списков соединений vhdl (vhdl Netlist Writer)
- •Ассемблер (Assembler).
- •Утилита Design Doctor.
- •Обнаружение ошибок и нахождение места их возникновения.
- •Анализ проекта.
- •Функциональное моделирование (симуляция).
- •Временная симуляция.
- •Связанная многопроектная симуляция.
- •Особенности симулятора.
- •Программирование устройства.
- •Шаг 2. Создание графического файла схемы (Graphic Design File).
- •Шаг 3. Компиляция проекта.
- •Шаг 4. Подготовка файла симуляции проекта.
- •Шаг 5. Симуляция.
- •Шаг 6. Анализ результатов работы Симулятора.
- •Шаг 7. Программирование устройства Altera.
- •Шаг 2. Проверка работоспособности собранной схемы триггера с помощью Редактора Временных Диаграмм.
- •Шаг 3. Сохранение элемента как примитив (символ).
- •Шаг 4. Сборка схемы трехразрядного счетчика.
- •Шаг 5. Проверка работы схемы с помощью Редактора Временных Диаграмм.
- •Интегрированная среда разработки и отладки.
- •Работа в интегрированной среде.
- •Команды меню.
- •Команды меню Файл
- •Команды меню Редактирование
- •Команды меню Показать
- •Команды меню Компиляция
- •Команды меню Отладка
- •Команды меню Окно
- •Команды меню Справка
- •Настройка параметров среды
- •Общие настройки
- •Настройка редактора
- •Настройка коммуникаций.
- •Компиляция
- •Окно ошибок.
- •Запуск программы на выполнение.
- •Сброс процессора.
- •Отладка
- •Ресурсы процессора.
- •Окно регистров
- •Окно памяти.
Описание плат учебного стенда
Плата процессоров
Ядром аппаратной части комплекса является плата микропроцессоров и программируемой логики, далее - плата процессоров. Плата подключается через последовательный интерфейс к инструментальной ЭВМ. Упрощенная структурная схема и расположение элементов на плате процессоров представлено соответственно на рис. 2 и 3.
В состав платы включены два различных по структуре (CISC и RISC) процессора. В качестве процессоров были выбраны 16-разрядный микроконтроллер семейства MCS-196 (DD8) и 16-разрядный процессор обработки сигналов семейства TMS 320. (DD7).
Микроконтроллеры семейства MCS-196 являются одними из наиболее широко применяемых современных микропроцессоров. Их унифицированная структура, состоящая из высокопроизводительного 16-разрядного процессора, буферной регистровой памяти емкостью не менее 230 байтов, встроенных таймеров, схем широтно-импульсной модуляции, аналого-цифрового преобразователя и большого числа параллельных и последовательных портов позволяет с минимальными затратами реализовать высокоэффективные системы и устройства управления различными объектами и процессами.
Процессоры обработки сигналов семейства TMS 320 широко используются в системах обработки различного рода сигналов: изображения, звука, радио и гидролокационных, сейсмических и других.
Оба процессора имеют свои внешние оперативные ОЗУ1 емкостью 2Кх16, ОЗУ2, емкостью 32Кх16 (DD19, DD20 для MCS-196 и DD21 для TMS-320) и программируемые постоянные запоминающие устройства типа «flash» ППЗУ1, в 1 ППЗУ2 каждая емкостью 1 мегабит с организацией 64К слов по 16 разрядов (DD10 и DD9 соответственно).
Центральное место в структурной схеме платы процессоров занимает программируемая логическая интегральная схема (ПЛИС), логическая мощность которой оценивается в 10000 эквивалентных вентилей.
Рис. 2. Структурная схема платы процессоров.
Рис. 3. Размещение элементов на плате процессоров.
(DD6) позволяет запрограммировать в одном корпусе электронную схему, эквивалентную схеме, включающей от нескольких десятков до нескольких сотен ИС стандартной логики.
Через микросхему ПЛИС осуществляется основные связи между процессорами и другими элементами стенда, что позволяет гибко менять функциональную схему. Перепрограммирование ПЛИС делает возможным настройку аппаратуры под изучаемую дисциплину, а последовательное подключение межэлементных связей - строить учебный процесс таким образом, чтобы переходить от простой к более сложной структуре. Кроме того. использование ПЛИС помимо изучения способов программирования и работы с ней позволяет использовать стенд для проведения практических занятий по основам построения элементов и узлов ЭВМ.
Использование микропроцессоров, ориентированных на разные области применения в сочетании с ПЛИС позволяет также изучать принципы построения многопроцессорных систем и комплексов.
Для обработки сигналов имеющих широкий спектр в состав платы процессоров включен быстродействующий 8-разрядный АЦП (DD3). Плата процессоров в своем составе имеет также генераторы с кварцевой стабилизацией на 20 и 50 МГц (DD15 и DD14 соответственно), светодиодные индикаторы: поразрядные на совмещенной шине адреса и данных микроконтроллера семейства MCS-196 (VD3 – VD18) и семисегментные на шине данных цифрового сигнального процессора (HL1 – HL4). Установка процессоров в исходное состояние осуществляется с помощью кнопок Кн.1 и Кн.2. Инструментальная ЭВМ подключается к плате процессоров с помощью двух последовательных интерфейсов RS-232C (разъемы Х2, Х3), реализованных в ПЛИС и микроконтроллере MCS-196. Программирование ПЛИС производится через LPT-порт инструментального компьютера соединенный с разъемом Х1 на плате.
Для изучения и работы с платой процессоров основные порты (Порт 0, Порт 1, и Порт 2), а также модули высокоскоростных ввода (HSI) и вывода (HSO) микроконтроллера MCS-196, 38 незадействованных на плате выводов ПЛИС и выводы расширения цифрового сигнального процессора подключены к 40-контактным разъемам пользователя Х5, Х6, установленным на правой стороне платы.