Язык описания Альтеры ahdl.
Язык описания Альтеры - Altera Hardware Description Language (AHDL) - высокоуровневый, модульный язык, полностью интегрированный в систему MAX+PLUSII. Для создания текстовых конструкторских файлов языка AHDL (AHDL Text Design Files - .tdf), используется Текстовый Редактор MAX+PLUSII или другой текстовый редактор которые. Затем созданные таким образом файлы компилируются и симулируются (моделируются) в MAX+PLUSII (см. рис. 2.14)
Для создания файлов языка AHDL (.tdf) - можно использовать любой текстовый редактор. Однако, когда при наборе файлов AHLD с помощью текстового редактора MAX+PLUSII, Вы получаете преимущества редактирования, встроенного компилятора и отладчика, доступные только в редакторах MAX+PLUSII. Например, можно использовать шаблоны AHDL, подсветку синтаксиса, помощь, примитивы, мегафункции и макрофункции Альтеры, делать назначения устройств и ресурсов, использовать автоматическое обнаружение места ошибки.
Язык AHDL состоит из набора элементов и спецификаций, описывающих логику схемы. Следующий список содержит свойства языка, которые делают его идеальным инструментом для описания таких функций как конечные автоматы, таблицы истинности, булевы уравнения и групповые операции:
Доступно множество логических функций из библиотеки параметризованных модулей - Library of Parameterized Modules - LPM. Библиотека LPM содержит библиотеки арифметических компонентов, компонентов для хранения данных, компонентов комбинаторной логики, таких как декодеры, мультиплексоры, сумматоры, и компоненты последовательной логики - регистры и счетчики.
Как альтернатива использованию LPM - можно выполнять комбинаторную и последовательную логику с помощью Булевой логики и уравнений, макрофункций и таблиц истинности.
Можно создавать свои собственные конструкции в AHDL, используя итеративные и условные элементы генерации логики.
Вы можете сохранять часто используемые константы, вычисленные функции, параметры, и прототипы функций в файлах Include Files (.inс) и вставлять их в файл TDF.
AHDL идеален для создания конечных автоматов. Язык структурирован так, что Вы можете либо назначать биты состояния и значения состояния сами, либо позволить компилятору работать автоматически. Кроме того, Вы можете импортировать или экспортировать конечные автоматы AHDL между файлами TDF и другими файлами в иерархии проекта.
Компилятор MAX+PLUSII может генерировать файлы AHDL Text Design Export Files (.tdx) и файлы Text Design Output Files (.tdo) во время компиляции проекта.
Вне зависимости от того, значения какой метод разработки использовался, можно переименовать файл в файл TDF и использовать его для замены оригинальных конструкторских файлов.
Язык vhdl
Язык описания высокоскоростных интегральных микросхем - Very High Speed Integrated Circuit (VHSIC) Hardware Description Language (VHDL) является модульным языком высокого уровня, полностью интегрированным в систему MAX+PLUSII. VHDL является языком промышленного стандарта, описывающим входы, выходы, поведение и функции схемы. Этот язык определен стандартом IEEE 1076-1987 и 1076-1993. Для создания файлов VHDL - VHDL Design Files (.vhd) можно использовать Текстовый Редактор MAX+PLUSII или любой другой редактор. Файлы VHDL затем компилируются и симулируются в MAX+PLUSII (см. рис.2.15).
Для создания конструкторских файлов языка VHDL (VHDL Design Files - .vhd) может использоваться любой текстовый редактор. Однако, при написании файлов AHLD с помощью текстового редактора MAX+PLUSII, Вы получаете преимущества редактирования, встроенного компилятора и отладчика, доступные только в редакторах MAX+PLUSII. Например, можно использовать шаблоны AHDL, подсветку синтаксиса, помощи, примитивы, мегафункции и макрофункции Альтеры, делать назначения устройств и ресурсов, использовать автоматическое обнаружение места ошибки.
Файлы VHDL могут содержать любую конструкцию, поддерживаемую MAX+PLUSII, а также содержать предоставляемые фирмой Альтера примитивы, мегафункции макрофункции.
Компилятор MAX+PLUSII может генерировать файлы VHDL Output Files (.vho), содержащие временную информацию проекта, а также информацию для синтеза. Эти файлы могут быть экспортированы в симулятор промышленного стандарта. Временная информация также может быть занесена в файл Standard Delay Format Output Fies (.sdo).