
- •Московский институт электронной техники Аппаратно-программный комплекс для изучения и исследования микропроцессоров и программируемой логики
- •Введение
- •Оборудование учебного рабочего места
- •Описание плат учебного стенда
- •Плата процессоров
- •Платы внешних устройств и индикации.
- •Процесс разработки
- •Конструкторские файлы, вспомогательные файлы и проекты.
- •Конструкторские файлы
- •Вспомогательные файлы
- •Меню Help (Помощь)
- •Начало проектирования
- •Назначение ресурсов, устройств и имен.
- •Настройка устройства проекта.
- •Расположение узлов.
- •Анализ времен.
- •Язык описания Альтеры ahdl.
- •Язык vhdl
- •Язык Verilog hdl
- •Примитивы, мегафункции и макрофункции.
- •Примитивы.
- •Мегафункции.
- •Макрофункции старого стиля.
- •Иерархия проекта.
- •Обработка проекта
- •Входные файлы компилятора.
- •Процесс компиляции.
- •Запуск компиляции.
- •Модули компилятора и выходные файлы.
- •Средства управления базами данных Database Builder.
- •Синтезатор Логики - Logic Synthesier
- •Разделитель – Partitioner.
- •Разводчик - Fitter.
- •Функциональный экстрактор snf
- •Экстрактор времен snf
- •Экстрактор связей snf.
- •Обработчик списков соединений edif (Edif Netlist Writer)
- •Обработчик списков соединений Verilog (Verilog Netlist Writer)
- •Обработчик списков соединений vhdl (vhdl Netlist Writer)
- •Ассемблер (Assembler).
- •Утилита Design Doctor.
- •Обнаружение ошибок и нахождение места их возникновения.
- •Анализ проекта.
- •Функциональное моделирование (симуляция).
- •Временная симуляция.
- •Связанная многопроектная симуляция.
- •Особенности симулятора.
- •Программирование устройства.
- •Шаг 2. Создание графического файла схемы (Graphic Design File).
- •Шаг 3. Компиляция проекта.
- •Шаг 4. Подготовка файла симуляции проекта.
- •Шаг 5. Симуляция.
- •Шаг 6. Анализ результатов работы Симулятора.
- •Шаг 7. Программирование устройства Altera.
- •Шаг 2. Проверка работоспособности собранной схемы триггера с помощью Редактора Временных Диаграмм.
- •Шаг 3. Сохранение элемента как примитив (символ).
- •Шаг 4. Сборка схемы трехразрядного счетчика.
- •Шаг 5. Проверка работы схемы с помощью Редактора Временных Диаграмм.
- •Интегрированная среда разработки и отладки.
- •Работа в интегрированной среде.
- •Команды меню.
- •Команды меню Файл
- •Команды меню Редактирование
- •Команды меню Показать
- •Команды меню Компиляция
- •Команды меню Отладка
- •Команды меню Окно
- •Команды меню Справка
- •Настройка параметров среды
- •Общие настройки
- •Настройка редактора
- •Настройка коммуникаций.
- •Компиляция
- •Окно ошибок.
- •Запуск программы на выполнение.
- •Сброс процессора.
- •Отладка
- •Ресурсы процессора.
- •Окно регистров
- •Окно памяти.
Шаг 2. Проверка работоспособности собранной схемы триггера с помощью Редактора Временных Диаграмм.
Откройте Редактор Временных Диаграмм (Waveform Editor), выполнив команду Waveform Editor из меню MAX+PLUSII.
Добавьте необходимые узлы для построения временных диаграмм. Это делается с помощью диалога Insert Node (Вставить узел), который появляется после двойного щелчка мышью в необходимой строке временной диаграммы. Далее нажмите кнопку List для того чтобы вывести в список Nodes & Groups form SNF все доступные узлы. Рядом с названием узла указывается его тип (I- входной, O – выходной). Выделите из этого списка необходимый узел, щелкнув левой кнопкой мыши над его названием. При этом имя узла автоматически появится в поле Node Name (имя вставляемого узла). Нажмите кнопку ОК. В Редактор Временных Диаграмм добавится новая строка, соответствующая выбранному узлу. Добавьте все узлы в редактор (см. рис.9)
Сформируйте необходимые временные диаграммы входных узлов, позволяющие протестировать работу собранной схемы. Для этого установите время окончания симуляции с помощью команды End Time меню File, размер сетки с помощью команды Grid size меню Options. При необходимости установите привязку к сетке командой Snap To Grid меню Options. Для того, чтобы отредактировать временную диаграмму необходимого узла, выделите мышью необходимую ее часть (всю диаграмму узла можно выделить, щелкнув мышью в поле Value необходимого узла). Далее с помощью команд подменю Overwrite меню Edit либо с помощью панели инструментов, расположенной слева в Редакторе Временных Диаграмм, сформируйте необходимые временные диаграммы. Например, команда Overwrite High (меню Edit подменю Overwrite) позволяет установить в выделенной части временной диаграммы высокий уровень, команда Overwrite Low низкий, команда Overwrite Clock сигнал тактовых импульсов и т.д.
Сохраните файл временной диаграммы командой Save или Save As меню File.
Откройте окно симулятора (см. рис. 10), выполнив команду Simulator меню MAX+PLUSII и нажмите кнопку Start.
После завершения симуляции перейдите в Редактор Временных Диаграмм нажав кнопку Open SCF.
Рис
9.Редактор Временных Диаграмм.
Рис 10. Симулятор.
Обратите внимание, что Симулятор построил временные диаграммы для выходных узлов.
Если таким образом полученные временные диаграммы соответствуют работе D-триггера, то этап проверки можно считать законченным.
Шаг 3. Сохранение элемента как примитив (символ).
На этом шаге созданный ранее D-триггер будет сохранен на диске в виде примитива. Это позволит использовать его в других проектах. При этом на схеме будет видно только его графическое обозначение.
Перейдите в файл Графического Редактора. (если он закрыт, то откройте его командой Open меню File).
Выполните команду Create Default Symbol (Создать Символ по умолчанию). При этом в каталоге проекта (в нашем случае e:\tutor) будет создан файл с именем файла, который находится в Графическом Редакторе, но с расширением .sym. Этот файл в дальнейшем можно будет вставлять в любой другой проект.
Отредактируйте графическое представление созданного примитива с помощью команды Edit Symbol (Редактировать Примитив) меню File.
Закройте все открытые редакторы MAX+PLUSII.