
- •Московский институт электронной техники Аппаратно-программный комплекс для изучения и исследования микропроцессоров и программируемой логики
- •Введение
- •Оборудование учебного рабочего места
- •Описание плат учебного стенда
- •Плата процессоров
- •Платы внешних устройств и индикации.
- •Процесс разработки
- •Конструкторские файлы, вспомогательные файлы и проекты.
- •Конструкторские файлы
- •Вспомогательные файлы
- •Меню Help (Помощь)
- •Начало проектирования
- •Назначение ресурсов, устройств и имен.
- •Настройка устройства проекта.
- •Расположение узлов.
- •Анализ времен.
- •Язык описания Альтеры ahdl.
- •Язык vhdl
- •Язык Verilog hdl
- •Примитивы, мегафункции и макрофункции.
- •Примитивы.
- •Мегафункции.
- •Макрофункции старого стиля.
- •Иерархия проекта.
- •Обработка проекта
- •Входные файлы компилятора.
- •Процесс компиляции.
- •Запуск компиляции.
- •Модули компилятора и выходные файлы.
- •Средства управления базами данных Database Builder.
- •Синтезатор Логики - Logic Synthesier
- •Разделитель – Partitioner.
- •Разводчик - Fitter.
- •Функциональный экстрактор snf
- •Экстрактор времен snf
- •Экстрактор связей snf.
- •Обработчик списков соединений edif (Edif Netlist Writer)
- •Обработчик списков соединений Verilog (Verilog Netlist Writer)
- •Обработчик списков соединений vhdl (vhdl Netlist Writer)
- •Ассемблер (Assembler).
- •Утилита Design Doctor.
- •Обнаружение ошибок и нахождение места их возникновения.
- •Анализ проекта.
- •Функциональное моделирование (симуляция).
- •Временная симуляция.
- •Связанная многопроектная симуляция.
- •Особенности симулятора.
- •Программирование устройства.
- •Шаг 2. Создание графического файла схемы (Graphic Design File).
- •Шаг 3. Компиляция проекта.
- •Шаг 4. Подготовка файла симуляции проекта.
- •Шаг 5. Симуляция.
- •Шаг 6. Анализ результатов работы Симулятора.
- •Шаг 7. Программирование устройства Altera.
- •Шаг 2. Проверка работоспособности собранной схемы триггера с помощью Редактора Временных Диаграмм.
- •Шаг 3. Сохранение элемента как примитив (символ).
- •Шаг 4. Сборка схемы трехразрядного счетчика.
- •Шаг 5. Проверка работы схемы с помощью Редактора Временных Диаграмм.
- •Интегрированная среда разработки и отладки.
- •Работа в интегрированной среде.
- •Команды меню.
- •Команды меню Файл
- •Команды меню Редактирование
- •Команды меню Показать
- •Команды меню Компиляция
- •Команды меню Отладка
- •Команды меню Окно
- •Команды меню Справка
- •Настройка параметров среды
- •Общие настройки
- •Настройка редактора
- •Настройка коммуникаций.
- •Компиляция
- •Окно ошибок.
- •Запуск программы на выполнение.
- •Сброс процессора.
- •Отладка
- •Ресурсы процессора.
- •Окно регистров
- •Окно памяти.
Шаг 3. Компиляция проекта.
Откройте Окно Компилятора (Compiler) (см. рис. 5) с помощью команды Compiler меню MAX+PLUSII
Рисунок 5. Компилятор MAX+PLUSII.
Включите сборщик временной информации – Timing SNF Extractor с помощью команды Timing SNF Extractor (меню Processing). Во включенном состоянии в строке меню напротив Timing SNF Extractor стоит галочка.
Запустите компилятор. Для этого нажмите кнопку Start (см. рис.6). По мере того, как компилятор обрабатывает проект, вся возникшая информация, ошибки и предупреждения появляются в окне Обработчика Сообщений (Message Processor), которое появляется автоматически. (см. рис. 7)
Рисунок 6. Обработка проекта компилятором MAX+PLUSII.
Рисунок 7. Обработчик Сообщений (Message Processor).
Обнаружение источника сообщения в окне Обработчика Сообщений (Message Processor)
Щелкните кнопкой мыши над необходимым сообщением в окне Обработчика Сообщений (Message Processor)
Нажмите кнопку Locate (Обнаружить)
Более быстрая альтернатива – двойной щелчок мышью над необходимым сообщением.
Если сообщение было вызвано несколькими источниками, то нажмите кнопку Locate снова.
Шаг 4. Подготовка файла симуляции проекта.
Симуляция (моделирование) служит для того, чтобы проверить работу скомпилированного без ошибок проекта. Во время симуляции, Вы указываете Симулятору MAX+PLUSII входные вектора. Симулятор использует их для того, чтобы построить выходные сигналы. Эти сигналы соответствуют тем, которые будут наблюдаться на выходе запрограммированного устройства Altera при тех же условиях.
Создайте файл Симулятора (Simulator Channel File – SCF).
Для того, чтобы создать новый файл, выполните команду New меню File, укажите тип файла Waveform Editor File, выберите в выпадающем списке расширение.scf и нажмите кнопку ОК.
Установите конечное время, выполнив команду End Time меню File.
Установите размер сетки с помощью команды Grid Size меню Options.
Выполните команду Enter Nodes From SNF из меню Nodes.
В появившемся диалоге Enter Nodes From SNF (см. рис. 8) нажмите кнопку List для того, чтобы посмотреть список доступных входных (I) и выходных (O) узлов.
Рисунок
8. Диалог Enter
Nodes From SNF.
Щелкните два раза левой кнопкой мыши над требуемым узлом и нажмите ОК.
Запишите файл с помощью команды Save As меню File.
Введите временные диаграммы для входных узлов.
Вы обязательно должны отредактировать необходимым образом временные диаграммы входных узлов для того, чтобы обеспечить входные сигналы для процесса симуляции.
Выбрав инструмент выбора объектов (Slelection Tool) щёлкните мышью в поле Value выбранного входного (I) узла (для того чтобы выделить всю временную диаграмму) и выберите команду Overwrite High (1) (Overwrite Low(0)) из меню Edit. С помощью этой команды можно перезаписать значения выбранной (выделенной) части временной диаграммы высоким (низким) логическим уровнем. Часть временной диаграммы можно выделить, нажав левую кнопку мыши в начале необходимого интервала, и отпустив в конце.
Для того, чтобы ввести сигнал тактовых импульсов (Clock), выделите необходимую часть временной диаграммы и выполните команду Overwrite Clock из меню Edit. Появившийся диалог позволяет редактировать параметры сигнала. Далее нажмите кнопку ОК. (см.рис.9)
Сохраните файл с помощью команды Save As меню File.
Рисунок 9. Редактор Временных Диаграмм.