1. Структура однокристальных мп

Первые 16-разрядные МП i8086 фирма Intel выпустила в 1978 году. Эти МП сами по себе уже представляют в основном исторический интерес. Однако их структура и принципы организации легли в основу развития современных 16, 32–разрядных процессоров. МП семейства i086/88 соответствует широко распространенная отечественная серия К1810.

На рис.18.2 показана схема 16–разрядного МП серии К1810ВМ86, в котором имеются автономное устройство сопряжения с шиной (УСШ), организующее опережающую выборку команд из памяти и формирующее очередь выбранных байт последовательности команд, и операционное устройство (ОУ), извлекающее команды из очереди и реализующее предписанные командами операции в 16-разрядном АЛУ [3-7].

В состав УСШ входят 6–байтная очередь команд, счётчик команд, четыре сегментных регистра и сумматор. В состав ОУ входят блок регистров общего назначения, арифметико-логическое устройство (АЛУ) и регистр признаков F. Устройство управления МП осуществляет управление УСШ, ОУ и, кроме того, периферийным оборудованием системы, обеспечивая обмен данными с использованием механизмов квитирования, прерывания и прямого доступа к памяти.

Шесть однобайтных регистров очереди команд образуют регистр команды МП, из которого ОУ последовательно извлекает очередную команду побайтно.

Адресуемая область памяти составляет 1Мбайт, и, следовательно, формат адреса равен 20бит. МП манипулирует логическими адресами, содержащими 16–разрядный сегментный (базовый) адрес и 16–разрядное внутрисегментное смещение. Логические адреса преобразуются МП в физические (исполнительные) адреса в соответствии с рис.18.3.

Рис.18.2. Схема и интерфейс МП К1810 ВМ 86

Всё адресуемое пространство разбивается на сегменты ёмкостью 64 Кбайт каждый. Начальный адрес каж-дого сегмента (20бит) имеет в четырех млад-ших разрядах нули – ХХХХ0₁₆, т.е. сегменты могут начинаться на гра-нице блоков по 16байт.

Д

Рис.18.3. Механизм адресации памяти

ва смежных байта образуют двухбайтное слово, причём старший байт хранится в ячейке с большим адресом. Слово может начинаться по чётному или нечётному адресу. В первом случае слово передаётся за один цикл шины, во втором – за два цикла. Следовательно, слова необходимо размещать по чётным адресам памяти данных.

Сегментный адрес (начальный адрес сегмента) хранится в 16–разрядном сегментном регистре, а обращение к байту или слову внутри сегмента осуществляется с использованием 16–разрядного смещения, формируемого в ОУ. Если содержимое сегментного регистра равно нулю, то исполнительный адрес равен смещению.

А

Рис.18.4. Организация адресного пространства памяти

дресуемое простран-ство ввода-вывода (ВВ) состоит из 65536 портов ВВ. Порты ВВ адресуются аналогично ячейкам памяти, но сегментные реги-стры при этом не испо-льзуются. Все порты ВВ адресуются косвенно (ад-рес содержится в регистре, определяемом командой). Исполнительный адрес по-ртов ВВ имеет формат 20 бит, но старшие четыре разряда всегда равны нулю.

Большинство команд МП оперируют только 16–разрядными смещениями, а сегментные адреса находятся в одном из четырёх 16–разрядных регистров. Каждый сегментный регистр задаёт конкретный сегмент, что находит отражение в их названиях: CS – код (программа), DS – данные, SS – стек, ES – экстракод (дополнительная информация). Содержимое сегментных регистров автоматически суммируется со смещением, передаваемым из ОУ, и таким образом участвует в формировании исполнительного адреса (рис.18.4).

Основное назначение сегментных регистров – динамическое перемещение программ в памяти, которое необходимо в мультипрограммной среде. Для динамического перемещения достаточно модифицировать содержимое сегментных регистров.