Добавил:

ivanov666 Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Башкирский Государственный Аграрный Университет

Предмет:

[НЕСОРТИРОВАННОЕ]

Файл:

книги из ГПНТБ / Ермолов Р.С. Цифровые частотомеры

.pdf

Скачиваний:

Добавлен:

23.10.2023

Размер:

8.12 Mб

Скачать

☆

<<< < Предыдущая 1 2 3 4 56 / 166 7 8 9 10 11 12 13 14 15 16 > Следующая >>>

В основе остальных теорем лежит операция инвертирования, и утверждения

этих

теорем

вытекают

из

очевидных

соотношений:

если

Х = 0 ,

то Х=1;

если

Х = 1 ,

то

Г = 0 .

Для многих случаев алгебраических преобразований очень полезными оказы

ваются теоремы, относящиеся к двум и трем

переменным.

Эти теоремы

могут

быть описаны следующими соотношениями:

YX;

X + Y + Z = (

Y) +

Z = X

+ (Y-\-Z);

)

XYZ

(XY)

Z =

(YZ);

X +

X ;

X V + * X Z =

X (У +

2);

(3-3)

10)

(X +

У) (X

YZ;

(X+Y)Y

XY;

11)

X ? ~ = X

F ;

+ Y;

12)

X +

Х У .

Теоремы,

описываемые соотношениями

1, 2,

и 8,

утверждают

тот

факт, что

и для алгебры логики справедливы переместительный и сочетательный законы обычной алгебры.

Теорема, описываемая соотношением 3, становится									понятной	после	вынесе
ния X за скобки с учетом доказанного соотношения								7 + 1 = 1.
В	справедливости			теоремы	4 нетрудно		убедиться, переписав			соотношение 4
в следующем		виде:
	X (X + Y) = XX + XY = X + XY = X (У + 1) = Х - 1 = X .
Теорема,		описываемая соотношением 5,					доказывается		аналогично:		(X+Y)Y=
= XY+YY=XY,		так как		YY=0.
Докажем справедливость соотношения 6. Левую часть этого соотношения
можно	записать в		следующем		виде;	XY+Y=XY+Y(X+X),			так	как	Х+Х=1,
или XY+Y=XY+YX+YX.				С учетом		соотношения		5^ из	(3-2)_ можем		записать:
YX=YX	+ YX.	Тогда	XY+Y=X~Y+YX+YX+YX				=		X(Y+Y)+Y{X+X)=X+Y.

Теорема, описываемая соотношением 9, вероятно, не нуждается в доказа тельстве.

Для доказательства соотношения 10 раскроем скобки в левой части:

(X+Y)(X+Z)=X+XY+XZ+YZ.		Но X+XY = X	и	X+XZ=X.	Следовательно,
(Х+У)	(X+Z)=X+YZ.
Соотношение 11 описывает		операцию «НЕ»	по	отношению	к операции «И»,

что означает отрицание ее результата. Это становится тоджественно операции «ИЛИ», выполняемой с инверсиями входных переменных.

Аналогичный смысл заложен в соотношении 12 применительно к операции «ИЛИ». Доказываются эти теоремы методом перебора возможных исходов.

Следует отметить, что все рассмотренные теоремы могут читаться и приме няться как в «прямом», рассмотренном здесь направлении, так и в «обратном».

Соотношения 11 и 12 из (3-3) могут быть распространены и на случай п переменных и в общем виде выражают теорему Де Моргана. Однако в таком виде эта теорема не выражает полностью соотношений, существующих между инверс

ными функциями.		Более обще эта теорема может быть представлена в виде,
предложенном	Шенноном [22]:
Ф ( Х Ь	Х 2 ,	Х 3	, * „ , + , -) = ф ( ^ і . X» Х 3 ,	Х „ , - , + )	(3-4)

Втаком виде теорема утверждает, что инверсия любой функции получается заменой каждой переменной ее инверсией и одновременно взаимной заменой сим волов сложения и умножения. При практическом применении теоремы следует строго соблюдать группировки членов, выраженные как явными, так и неявными скобками.

Всинтезе логических цепей понятие инверсии и инверсное преобразование играют значительную роль. Очень часто оказывается легче построить инверсную

структуру, чем требуемую, либо же	использование инверсии	на определенном
этапе синтеза существенно упрощает	функцию, а следовательно,	и ее реализацию.

С помощью теорем алгебры логики осуществляется анализ и синтез логиче ских цепей. Эти теоремы позволяют выявить избыточность в структуре и синтези ровать структуру с наименьшим числом элементов. Однако очень часто использо вание рассмотренных теорем может не привести к желаемому результату ввиду многоступенчатости решения задачи.

Современная алгебра логики располагает целым набором приемов, разрабо танных на основании исходных теорем и позволяющих существенно упростить процедуры анализа и синтеза.

Рассмотрим некоторые из этих приемов, применение которых наиболее удобно при анализе и синтезе логических цепей и узлов цифровых частотомеров и изме

рителей	временных интервалов.
Весьма эффективным приемом оптимизации логических схем является исполь
зование	карт Карно				(рис. 3-1).
				СП		10			CD				СП
	а)		00	01	11	10	б)	00	01	11	10	в)	оо_ 01	10
		00					00					в)	1'	1
							00					00	1'	1

		01		У			01					АВ01-	1	1
	АВ	01		У	X	АВ			1			АВ01-	1	1
		11			X		11		1			11
		11	г
		10	г				10	1	1			10
		г)	00	01	11	10
			00	01	11	10
		00	1	0	1	1
		01	1	0	0	1	Рис.	3-І. Карты			Карно: а — для			четырех
	XjXp						Рис.	3-І. Карты			Карно: а — для			четырех
	XjXp		1	0	0	1	элементов;			б — для		логической		функ
		11	1	0	0	1	элементов;			б — для		логической		функ
		10	1	0	1	1	ции	(3-5);		в — для		логической функции
		10	1	0	1	1	(3-8); г — для декады						1—2—4—4
Карта		Карно		представляет			собой		графическое			построение,		которое исполь

зуется для упрощения схемы. Она может рассматриваться как удобное средство для исключения параллельных комбинаций логических схем. В результате схема

может

быть существенно

упрощена.

На

рис. 3-1, а представлена карта

Карно для четырех переменных элементов

А, В, С и D. Каждая переменная может принимать

два значения—0 или

1. Со

ответственно имеется 16 комбинаций ABCD

от 0000 до

1111. Карта

Карно

содер

жит 16 квадратов, один

для каждой

комбинации. Наличие

переменной, скажем

А,

представляется как 1, тогда как отсутствие

ее (А)

представляется

как

Таким

образом, квадрат х на рис. 3-1, а читается

как

1111 _или_х=ЛВС£>. Аналогично

квадрат у

представляет

комбинацию

0101

или

y=ABCD,

а квадрат

г—1000

или

г=АЪсб.

Рассмотрим принципы использования карты Карно на следующем примере.

Пусть задана логическая

функция

Y = ABCD

+ ABCD

ABCD.

(3-5)

Составим карту Карно для этого Случая. Здесь 4 переменных, следовательно,

карта должна содержать 16 квадратов

(рис. 3-1, б).

В квадраты, представляющие

комбинации

слагаемых

выражении

(3-5),

записываем

1. Далее

смежные ква

драты

группируются, причем допустимы перекрытия. Возможны две группировки

из двух квадратов каждая. Это указывает на то, что первоначальная

функция

может содержать только два члена.

Из

горизонтальной

группы

видно,

что

может

быть

равно либо

0, либо 1,

т.

е. результат

не

зависит от

состояния

В таком случае D можно исключить.

В итоге получаем

слагаемое

ABC.

Из вертикальной группы			аналогично		может	быть исключен	сомножитель В,
т. е. остается слагаемое	ACD.
Тогда вместо функции		(3-5)		можно	записать	упрощенное выражение:
			Y	= ABC	+ ACD.		(3-6)
Выражение (3-6) можно преобразовать, использовав рассмотренные выше
теоремы, к следующему	виду:
			Y	= AC(B+D).			(3-7)
Схема, реализующая		это	выражение, оказывается, таким				образом, значи

тельно проще, чем схема для реализации исходной функции, а сама логическая

функция остается той же.
Рассмотрим	еще один пример. Пусть необходимо		реализовать	функцию:
Y = ABCD	+ A~BCD + ABCD	+ ABCD + ABCD	+ ABCD	+ ABCD.		(3-8)
Карта Карно, построенная для этой функции, представлена на рис. 3-1, в.
Квадраты всегда должны группироваться так, чтобы группа содержала					возможно
большее число	квадратов. Однако	размер группы ограничивается		1, 2,	4, 8	или
16 квадратами.

Группировки из четырех и двух смежных квадратов в правой верхней части карты должны быть очевидны. Более тонкой является группировка из двух ква дратов во втором ряду карты сверху и принадлежащих крайним левому и правому

столбцам. Такая комбинация допускается,	так как карта Карно замыкается	сама
на себя, т. е. левый столбец является смежным с правым.
Упрощенное выражение имеет вид:
Y = АС + ABD	+ A~BCD + ABD.	(3-9)
Из рассмотрения этих дух примеров	видно, насколько эффективным	может

быть применение карт Карно для упрощения логических функций. В случае пяти

переменных, например				ABCDE,		необходимо		использовать				две	карты Карно —
одна для		£ = 0 , а	другая для		£ = 1 .		При этом		каждая из			карт	будет	содержать
по 16 квадратов.
Весьма полезным может оказаться применение карт Карно и для синтеза
различных		устройств.		Например,			необходимо			синтезировать			счетную		декаду
в коде	1—2—4—4 в соответствии с табл. 3-1.
													Таблица 3-1
		Состояние входа и выходов декады в коде 1—2—4—4
В х о д	S	X,		х,	х3		х,	В х о д		S	х ,		х 2	х3	X,
В х о д	S	1		2	4		4	В х о д		S	і		2	4	4
		1		2	4		4				і		2	4	4
0		0		0	0		0		5		1		0		0
1		1		0	0		0		6		0		1	1	0
2		0		1	0		0		7		1		1	1	0
3		1		1	0		0		8		0		0	1	1
4		0		0	1		0		9		1		0	1	1
														1
Карта		Карно	с указанием			разрешенных		и	запрещенных комбинаций						состоя

ний триггеров декады в соответствии с табл. 3-1 представлена на рис. 3-1, £ ^ Из рисунка видно, что необходимо запретить две комбинации: 1=ХГХК и Z = X3Xik. Это означает, что с четвертого триггера необходимо завести обратную связь на

второй и третий триггеры. Причем, для второго триггера	обратная связь	должна
обеспечивать блокировку установки его в положение ХГ,	т. е. второй	триггер
должен быть исключен из последовательной цепи декады	сигналом с выхода Х4 .

Для третьего триггера обратная связь должна обеспечивать установку его в по ложение Х3 в момент установки четвертого триггера в положение ХІ.

Аналогично можно синтезировать декаду для любого другого кода.

Очень часто оказывается полезным метод упрощения логической функции, основанный на выявлении лишних членов.

Один из способов выявления лишних членов заключается в умножении испы туемого члена на сумму вида (А+А). Пусть, например, дана функция:

F(X, Y, Z)=YZ+XY-\-Y~Z.

(3-10)

Для выявления лишнего члена умножаем последовательно каждое из слагае мых на указанную сумму. Причем, сумма должна быть образована для той пере менной, которая отсутствует в проверяемом члене. Умножаем, например, первый член на сумму У+ У;

F(X,	Y, Z)=XZ(Y	+	Y) +	XY	+	YZ	=
					=	~XY~Z + ~XZY-f XY + YZ = YZ(X+\)		+
+ XY	(Z + 1) = YZ-1	+	XY-	\ =	Y~Z +		XY.

Таким образом, оказалось, что первый член в рассматриваемой функции лиш ний и его можно исключить. Нетрудно убедиться в том, что остальные два члена таким образом не могут быть исключены. Это значит, что они не лишние.

Другим распространенным способом выявления лишних членов является так называемый метод тестов. Рассмотрим, например, функцию (3-10). Каждый из ее членов выражает комбинацию входов, при которой результатом будет 1. Метод тестов основан на том, что, если для какой-то одной комбинации входов среди членов окажется более одного, сообщающих функции результат 1, то функция содержит лишние члены. Причем лишним будет тот, который соответствует задан ной комбинации.

Как было установлено выше, в функции (3-10) первый член оказался лишним.

Испытаем этот	член.		Пусть X=Z=\.	Подставляем	эти	значения переменных
в выражение (3-10)		и получаем:
F	(X,	Y,	Z ) = M + l - 7 + l - y " = l +		7 + y	= l + l ,

т. е. кроме испытуемого члена, функции сообщают результат, равный 1, и другие члены. Следовательно, испытуемый первый член является лишним.

Этот метод может быть использован не только						для	отыскания		лишних чле
нов, но и для отыскания лишних сомножителей в каждом из членов.
Пусть имеется функция FCX, У, Z)=XY+XYZ.					В этой		функции переменная X
во втором слагаемом участвует в			формировании		результата,			равного	1, при У=1
и Z=\.	Подставляем эти значения		в функцию и получаем:
	F(X,	Y, Z)=~X-\		+ X-\-\=~X		+	X=\.
Это означает, что рассматриваемая функция не						зависит		от X и	эту перемен
нуюможно исключить:
	F (X , У", Z) =			~XY ->rYZ=Y(X+			Z).
Кроме рассмотренных, существует ряд других						приемов		алгебры	логики [20,
21, 23], предназначенных для анализа и синтеза логических								цепей. Здесь приве
дены	наиболее простые	приемы	и	в то же время		охватывающие			большинство

задач, возникающих	при анализе и синтезе логических цепей цифровых частото
меров и измерителей	временных интервалов.
	3-2. Логические элементы
На первых порах развития цифровой измерительной		и вычислительной тех
ники функциональные узлы всех типов выполнялись на		дискретных компонентах

без конструктивного разделения их на отдельные элементы. В дальнейшем в ре зультате типизации были выделены типовые схемы широкого и частного приме нения, конструктивно оформленные в виде отдельных функциональных элемен тов — модулей.

Функциональные элементы не представляют собой законченных узлов, выпол

няющих какую-либо логическую или измерительную функцию. Для		получения
функционального узла к функциональному	элементу должны быть	добавлены
либо другие функциональные элементы, либо	дискретные компоненты.	Использо

вание типовых функциональных элементов дало ряд преимуществ: 1) упрощение

разработки аппаратуры	как схемотехнической, так и конструктивной; 2)		увеличе
ние технологичности; 3) улучшение качества элементов,		ввиду хорошей	отработки
типовых модулей; 4)	улучшение эксплуатационных	характеристик	приборов;
5) снижение стоимости.

Логический элемент представляет собой схему, реализующую определенную логическую операцию. Как отмечалось выше, основными логическими операциями являются операции «И», «ИЛИ» и «НЕ».

Состав типовых логических элементов должен обеспечивать требование функ циональной и физической полноты. Система логических элементов является функ ционально полной, если любая сколь угодно сложная логическая функция может быть реализована путем суперпозиции простейших функций, выполняемых дан ным набором логических элементов. Физическая полнота обеспечивается включе нием в данный набор таких элементов, как усилители и формирователи, предна значенных для восстановления сигналов в логической цепи до номинального уровня и стандартной формы. Требование физической полноты обусловлено зату ханием и искажением сигналов в логических цепях. Для сохранения параметров сигналов в заданной норме приходится в определенных местах логической цепи включать усилители и формирователи. В некоторых случаях функции усиления

иформирования выполняют сами логические элементы набора.

Внастоящее время известно большое число различных систем (наборов) логических элементов. Все они могут быть классифицированы по многим при знакам. На практике широкое распространение получила классификация систем элементов по виду входных и выходных сигналов. Сигналы могут быть импульс ными и потенциальными. Длительность потенциальных сигналов не ограничена сверху и определяется частотой смены информации в логической цепи. Длитель ность импульсного сигнала всегда постоянна, не зависит от частоты смены инфор мации и определяется параметрами специальных формирователей. Как правило,

наличие импульсного сигнала воспринимается как 1, а отсутствие — как 0.

Для передачи потенциального сигнала обязательно должна быть	предусмо
трена гальваническая связь между входом и выходом элементов. Для	передачи

импульсных сигналов такая связь не обязательна. На практике встречаются си

стемы	элементов, использующие и потенциальные и импульсные сигналы.
В	соответствии	с	изложенным все		логические элементы по виду			сигналов
могут	быть разделены		на три	группы:	1)	импульсные; 2)	импульсно-потенциаль-
ные; 3)	потенциальные.
В	импульсных	логических		элементах		информация	представляется	только

импульсными сигналами. В таких элементах отсутствуют гальванические связи между входом и выходом. Логические операции «И», «ИЛИ» реализуются, как правило, на диодах, а операцию «НЕ» и функции усиления и формирования вы полняют импульсные трансформаторы и усилители-формирователи. Для запоми

нания информации в таких элементах используются триггеры,	представляющие
собой импульсные усилители с задержанной положительной	обратной связью.

Вединичном состоянии такого триггера на выходе последнего появляются

импульсы, синхронизированные	тактовой	частотой. В нулевом состоянии
импульсы на выходе динамического триггера отсутствуют.
В импулъсно-потенциальных	логических	элементах информация представляется

как импульсными, так и потенциальными сигналами. Системы таких элементов включают широкую номенклатуру типовых схем, таких, как статические триггеры, потенциальные логические элементы (инверторы, схемы совпадения и сборки); по вторители, импульсно-потенциальные элементы, импульсные усилители-формиро ватели. Статические триггеры представляют выходную информацию в виде по тенциальных сигналов, тогда как входной сигнал очень часто является импульсным.

Для построения комбинационных логических схем используются импульснопотенциальные и потенциальные элементы. При этом потенциальные элементы, как правило, управляют прохождением импульсных сигналов в схеме, а сами потен циальные сигналы преобразуются в импульсные.

Для обеспечения быстродействия таких элементов необходимо стремиться к уменьшению задержек в них, что позволит уменьшить длительность импульсных сигналов. Минимальная длительность этих сигналов определяется временем уста новления потенциального сигнала в статическом триггере. Импульсно-потенциаль- ная система элементов может обеспечивать достаточно высокое быстродействие и до недавнего времени была наиболее распространенной. Однако в настоящее время в связи с широким развитием микроэлектроники импульсно-потенциальная система элементов из-за разнородности сигналов, необходимости использования таких компонент, как трансформаторы и конденсаторы, оказывается непер спективной.

Потенциальная система логических элементов использует потенциальные сиг налы. Это совершенно не означает, что в устройствах, выполненных на потен циальных элементах, не используется представление сигналов в виде импульсов. Особенностью потенциальных элементов является наличие гальванической связи между входом и выходом. Отсюда длительность выходных импульсов опреде ляется длительностью входных с точностью до разброса времени задержки вклю чения и выключения элементов. Длительность же входных импульсных сигналов определяется частотой смены информации на логических элементах. Логической единице соответствует ненулевой потенциал, а логическому нулю — нулевой.

Потенциальная система элементов в общем случае включает в себя элементы памяти и логические элементы для построения комбинационной части устройств. Элемент памяти представляет собой статический триггер, на вход которого посту пают импульсные сигналы, а с выхода снимаются потенциальные сигналы. Запись информации в элементы памяти осуществляется с помощью импульсных синхро


низирующих сигналов.
	В качестве логических элементов используются типовые схемы, реализующие
основные		логические операции — «И», «ИЛИ» и					«НЕ» (операции		совпадения, со
бирания		и инвертирования)			Чаще всего используются транзисторные потенциаль
ные схемы,			реализующие		универсальные	функции «И» — «НЕ»			или	«ИЛИ» —
«НЕ». Причем, такие				схемы одновременно выполняют и				функции	формирования
и	усиления		сигналов.	Принципиально		элемент	памяти	может	быть	построен
с	помощью универсального				логического элемента		«И» — «НЕ» или «ИЛИ» — «НЕ».

Потенциальная система элементов характеризуется простотой, ограниченностью номенклатуры, однородностью сигналов, а также отсутствием таких компонент, как трансформаторы и конденсаторы. Все это обусловило перспективность по тенциальной системы элементов особенно в микроэлектронном исполнении.

Потенциальные логические элементы представляют собой самую обширную группу логических элементов, которая непрерывно развивается и совершенствуется. Этому в значительной степени способствует прогресс в области микроэлектроники. Все имеющееся в настоящее время многообразие потенциальных логических эле ментов может быть классифицировано по различным признакам. Наибольшее рас

пространение		получили следующие признаки:
1)	по виду		компонентов, на которых реализуются логические операции,—
транзисторная,			диодно-транзисторная,		резисторно-транзисторная		логика (ТЛ,
ДТЛ,	РТЛ);
2)	по виду связей внутри логического элемента либо между элементами —
непосредственные, резисторные, резисторно-конденсаторные и						т. п.;
3)	по виду		выполняемой	логической	функции — «ИЛИ» — «НЕ»,		«И» — «НЕ»,
«И» — «ИЛИ» — Н Е » и т. д.
Первый		из	названных	признаков	является наиболее	распространенным
и удобным.		В	свою очередь,	каждая из групп элементов по		первому признаку

может быть классифицирована по двум другим из перечисленных выше и неко

торым дополнительным	признакам.		а, б,	в)
Так, группа элементов ТЛ (рис. 3-2,					может	быть		разбита	на	под
группы: ТЛ-элементы с непосредственными			(НСТЛ),		резисторными (РСТЛ),					рези-
сторно-конденсаторными	(РКСТЛ	или РКТЛ)		связями		(в	зарубежной		литера
туре— DCTL, RTL и RCTL соответственно); а также ТЛ-элементы со связанными
коллекторами (СКТЛ),	представителями которых являются названные выше эле
менты, и ТЛ-элементы	(рис. 3-2, г) со связанными				эмиттерами			(СЭТЛ)	или ТЛ
с переключением тока	(ППТЛ)	(последние в		зарубежной			литературе		обозна

чаются ECTL, или ECL и CMTL, или CML соответственно).

В системах ТЛ-элементов функции реализации логической операции, а также формирования и усиления сигналов совмещены.

Для системы "ДТЛ-элементов (рис. 3-3, а) характерно разделение функций реализации логической операции и усиления сигналов. Логические операции «И»„ «ИЛИ» реализуются с помощью диодных схем, а логическая операция «НЕ» реа-

Рис.	3-2. ТЛ-элементы: а — с	непосредственными связами;
б — с	резисторными связями;	в — с резисторно-конденсатор-
	ными связями; г — со связанными эмиттерами

Вх.3

Вх Р о - Ж

Рис. 3-3. Группы элементов: а — ДТЛ; б

лизуется с помощью транзисторного инвертора, который одновременно усиливает сигнал.

Диодно-транзисторные логические элементы являются одними из наиболее распространенных типов логических схем и имеют значительное число модифи каций. Различные модификаций ДТЛ-элементов определяются способом выполне


ния связи	между		входной логикой и		усилителем-инвентором, принципиальная
схема которого также может отличаться в зависимости от модификации.
Очень близко к элементам ДТЛ примыкает серия элементов с транзисторно-
транзисторной		логикой (ТТЛ),		которая	получается		заменой диодов	логической
схемы одним		многоэмиттерным		транзистором (рис. 3-3,			б).
В схемах резисторно-транзисторных					(РТЛ)	логических элементов		(рис. 3-3, а)
логические	операции		«И», «ИЛИ», в отличие от			схем ДТЛ-элементов,		реализуются

на резисторах.		Различные варианты	таких	схем	отличаются	принципиальной
схемой	усилителя-инвертора.
В последние годы элементная база различных областей цифровой техники все
шире	включает	в себя интегральные	схемы	(ИС),	в которых	функциональный

элемент не может быть разбит на отдельные компоненты. По конструктивно-тех

нологическим	особенностям интегральные схемы можно разделить	на три группы:
1) гибридные	ИС, в которых пассивные компоненты выполняются	в виде пленок,

а в качестве активных (транзисторы, диоды) используются навесные дискретные компоненты; 2) полупроводниковые ИС, в которых все компоненты как пассив ные, так и активные, выполнены в монокристалле полупроводника; такие схемы могут быть однокристалльными и поликристалльными; 3) пленочные ИС, в кото

рых и активные и пассивные компоненты выполнены	в виде пленок.
По уровню интеграции, т. е. по числу отдельных	компонент в одном функ

циональном элементе, ИС могут быть разделены на группы: 1) ИС с низким уров

нем интеграции, включающие до		10 логических вентилей («И» — «НЕ»,	«ИЛИ» —
«НЕ») и до 50—60 компонент;	2) ИС со средним уровнем интеграции,		включаю
щие до 100 логических вентилей		и до 200—300 компонент; 3) ИС с высоким		уров
нем интеграции, представляющие		собой законченные функциональные узлы;		такие
ИС получили название большие		интегральные схемы (БИС).

Из названных видов ИС наиболее перспективными следует признать полупро водниковые интегральные схемы. Это объясняется тем, что полупроводниковые монолитные схемы по электрическим параметрам оказываются не хуже соответ ствующих схем на дискретных компонентах, а по таким важнейшим параметрам, как надежность, стоимость, габариты, значительно превосходят их.

В настоящее время наибольшее распространение получили интегральные схемы с низким уровнем интеграции. Системы логических элементов с низким


уровнем		интеграции,	как правило, включают следующие функциональные эле
менты:		а) сгруппированные		инверторы	в количестве	до	6 штук; б)	одиночные
и	сгруппированные		до четырех логические вентили			«И—НЕ» с числом			входов
от	2 до 8; в) расширители,			увеличивающие логические			возможности	вентилей;
г)	различные более		сложные логические схемы (полусумматоры, схемы						«И» —
«ИЛИ» — «НЕ» и т.			п.); д)	одиночные	и сгруппированные запоминающие				триг

геры; е) одиночные и сгруппированные счетные триггеры; ж) мощные буферные

элементы и некоторые другие. Такие системы отличаются универсальностью			и мо
гут быть	использованы	в различных цифровых устройствах — цифровых	вычис
лительных машинах, схемах автоматики, цифровых измерительных приборах.
Все	потенциальные	элементы могут быть охарактеризованы набором	основ

ных параметров, определяющих основные свойства элементов, допустимые соче тания схем в устройстве и описывающих в обобщенном виде работоспособность схем в сложных устройствах. Основные параметры являются общими для всех известных типов потенциальных элементов и позволяют сравнивать между собой схемы различных типов. К числу основных параметров относятся такие, как сред няя задержка распространения сигнала, средняя потребляемая мощность, коэф фициенты объединения по входу и разветвления по выходу, максимальная частота счета триггера в системе, статическая помехоустойчивость. Основные параметры тесно связаны между собой функциональными зависимостями, которые опреде ляются типом элементов. Это приводит к тому, что улучшение одного из основных

параметров системы элементов	при неизменных параметрах компонентов воз
можно только за счет ухудшения	других параметров.

Анализ логических элементов, выпускаемых в США [24], позволяет сделать следующие выводы; 1) наибольшим быстродействием обладают ТТЛ-элементы (задержка распространения до 6 нсек) при хорошей помехоустойчивости ( t / „ m a x до 1 в); причем, такие элементы имеют наименьшее число компонент на один вентиль по сравнению с другими типами. Это обусловило все более широкое использование ТТЛ-элементов в зарубежных цифровых устройствах; 2) ДТЛ-эле- менты по своим параметрам близки к ТТЛ-элементам, уступая им в быстродей ствии в 1,5—2 раза; 3) РТЛ-элементы являются наиболее простыми по схеме, но характеризуются невысокой помехоустойчивостью и невысоким быстродействием; получение достаточно малых задержек распространения связано с существенным увеличением потребляемой мощности. Такие элементы используются для построе ния микромощных схем, где они имеют преимущества перед ТТЛ- и ДТЛ-эле-

ментами; 4) РКТЛ-элементы целесообразны при построении микромощных схем с повышенным быстродействием, что обеспечивается введением ускоряющего кон денсатора; 5) ППТЛ-элементы обеспечивают получение высокого быстродействия (задержка распространения до 4 нсек), однако характеризуются низкой помехо устойчивостью и высоким потреблением мощности, ввиду чего применение их це лесообразно лишь в тех случаях, когда требуемое быстродействие устройства не обеспечивается ТТЛ-элементами.

3-3. Построение логических узлов с памятью

Элементы памяти. К а к правило, в логических устройствах в ка честве элементов памяти используются триггеры. Все известные схемы триггеров, в зависимости от способа записи информации, можно разделить на четыре группы. При этом воспользуемся обо значениями, принятыми в з а р у б е ж н о й литературе и применяемыми разработчиками отечественных логических элементов .

а)

S R а(м)

0 0 Q(t)

1 0 1

0 1 0

1 1 -

б)		в)
Q	Q	О	Q

°	2	о	А
S	R	R	s

Рис. 3-4. ^S-триггер с таблицей перехо дов (а) и принципиальные схемы RS- триггера на элементах «И» — «НЕ» (б)

и на элементах —ИЛИ» — «НЕ» (в)

RS-триггер

представляет собой

статический з а п о м и н а ю щ и й

триггер и имеет два входа S и R и два выхода Q и Q. Условное

обозначение

^ 5 - т р и г г е р а

т а б л и ц а

переходов представлены на

рис.

3-4, а.

Вход

5 с л у ж и т

для

установки триггера в состояние Q

(Q =

l ) , вход R — д л я

установки

триггера

состояние

(Q = 0) .

К а к

видно из т а б л и ц ы переходов, одновременная подача

сигнала,

равного единице, на оба входа

не имеет смысла . Принципиаль

ные

схемы

^ S - т р и г г е р а

на

элементах

И — Н Е

и И Л И — Н Е

пред

ставлены на рис. 3-4,

бив.

^ S - т р и г г е р применяется

д л я

построения

различного

рода

схем

памяти двоичной

информации .

D-триггер

представляет собой синхронизированный

/ ^ - т р и г

гер, т. е. он принимает на выходах значения входов не в момент


поступления входных сигналов, а в момент прихода сигнала							на
синхронизирующий вход Т. Очень часто			такой триггер		н а з ы в а ю т
^Sr- триггер, или з а д е р ж а н н ы й . Условное			обозначение		и т а б л и ц а
переходов Ь-триггера приведены		на рис. 3-5, а. К а к видно				из	таб
лицы переходов, выход Q принимает значение входа					D	только
после прихода сигнала Т (отсюда		название з а д е р ж а н н ы й триггер) .
Н а рис. 3-5,	б представлена	принципиальная		схема	двухтакт
ного D-триггера.	Н а первом такте в момент Т = 1			во вспомогатель -

ный

триггер

Р записывается информация, поступившая на вход,

на

втором

такте,

когда 7" = 0,

информация

из

вспомогательного

триггера

Р переписывается

в основной триггер Q. Триггер

имеет

а)

б)

Со

Л-оЕ

Со

*ч

і—

Q(t*1)

TJBL&

Q(t)

ОШ

А — I

I — в

л Т і

г)

Ео~

им

ро-

I 11

J l

- - t

д)

Ро-

-о В

и.

Рис.

3-5.

D-триггер с таблицей

переходов (а)

и схемы D-триггера

на элементах

„ИЛИ" — „НЕ"

(б,

в,

г, д)

и на элементах „И", „ИЛИ",

„НЕ"

(„И", „ИЛИ" — „НЕ")

(е)

установочные

входы

£Д. По

входу Uo производится

установка

состояние

Q(Q=0),

по

входу 0\

— в состояние Q=l.

Кроме

основных

выходов

триггер

имеет

ряд

вспомогательных

(Р, Р, А, В, С, £ ,) .которые могут использоваться при синтезе раз личных узлов . В частности, с выхода В снимается сигнал переноса при построении счетчиков.

<<< < Предыдущая 1 2 3 4 56 / 166 7 8 9 10 11 12 13 14 15 16 > Следующая >>>

Соседние файлы в папке книги из ГПНТБ

#
29.10.20238.7 Mб8Ерин Б.Г. Контроль качества мостостроительных работ.pdf
#
30.10.202321.35 Mб15Ермолаев Н.Н. Механика грунтов. Основания и фундаменты.pdf
#
30.10.202323.7 Mб21Ермолаев Н.Н. Проектирование оснований и фундаментов справочное пособие.pdf
#
23.10.20236.67 Mб4Ермолаева Э.Н. Элементы численного анализа учеб. пособие.pdf
#
24.10.20239.48 Mб21Ермолин Н.П. Расчет коллекторных машин малой мощности.pdf
#
23.10.20238.12 Mб23Ермолов Р.С. Цифровые частотомеры.pdf
#
20.10.20238.24 Mб34Ермолов, Л. С. Основы надежности сельскохозяйственной техники учебное пособие.pdf
#
19.10.20232.64 Mб8Ерофеева, И. А. Импульсные устройства на однопереходных транзисторах.pdf
#
22.10.202311.43 Mб9Ерусалимский, Б. Л. Процессы ионной полимеризации-1.pdf
#
19.10.202314.28 Mб10Ерусалимский, Б. Л. Процессы ионной полимеризации.pdf
#
29.10.20234.26 Mб22Ершов А.В. Газосварщик.pdf