Рисунок 2.7.1 – Результат моделирования 2s-T в режиме Timing
Рисунок 2.7.2 – Результат моделирования 2s-T в режиме Functional
2.8 Исследование минимального порога длительности активного
уровня управляющего сигнала
На рисунке 2.8.1 представлен результат моделирования s2-T при длительности активного уровня сигнала С = 0,8 нс.
Рисунок 2.8.1 – Моделирование при С = 0,8
11
На рисунке 2.8.2 представлен результат моделирования s2-T при длительности активного уровня сигнала С = 0,8.
Рисунок 2.8.2 – Моделирование при С = 0,7
Как можно наблюдать из рисунка 2.8.1 и 2.8.2, минимальный порог длительности активного уровня сигнала С = 0,8.
3ДИНАМИЧЕСКИЙ D – ТРИГГЕР В БАЗИСЕ ИЛИ-НЕ
3.1Таблица истинности
Втаблице 3.1 представлена таблица функционирования триггера d – D.
Таблица 3.1 – Таблица функционирования d-D
Динамический D
|
Входы |
Выходы |
Переход |
Режим работы |
||
|
|
|
|
|
|
|
D |
|
C |
Q(t) |
Q(t+1) |
|
|
|
|
|
|
|
|
|
1 |
|
0 1 |
0 |
1 |
0 1 |
установка в 1 |
|
|
|
|
|
|
|
X |
|
0 1 |
1 |
1 |
1 1 |
хранение |
|
|
|
|
|
|
|
X |
|
0 |
1 |
1 |
1 1 |
хранение |
|
|
|
|
|
|
|
0 |
|
0 1 |
1 |
0 |
1 0 |
Установка в 0 |
|
|
|
|
|
|
|
X |
|
1 1 |
0 |
0 |
0 0 |
хранение |
|
|
|
|
|
|
|
X |
|
0 |
0 |
0 |
0 0 |
хранение |
|
|
|
|
|
|
|
3.2 Функциональная схема
На рисунке 3.2.1 представлена функциональная схема d-D.
12
Рисунок 3.2.1 – Схема d-D
3.3 Формула
Ниже представлены формулы схемы для d-D в базисе ИЛИ-НЕ
|
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ |
Q(t + 3) = R1(t + 2) Q(t + 2) |
|
̅ |
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ |
Q(t + 3) = S1(t + 2) Q(t + 2) |
|
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ |
|
S1(t + 2) = b2 |
(t + 1) C(t + 1) R1(t + 1) |
( ) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
R1 t + 2 = b1(t + 1) C(t + 1) S1(t + 1)
̅̅̅̅̅̅̅̅̅̅̅̅̅̅
b2(t + 1) = D(t) S1(t)
̅̅̅̅̅̅̅̅̅̅̅̅̅̅
b1(t + 1) = D(t) R1(t)
3.4 Моделирование функциональной схемы
На рисунках 3.4.1 и 3.4.2 представлен результат моделирования d-D в
двух режимах работы.
Рисунок 3.4.1 – Результат моделирования d-D в режиме Timing
13
Рисунок 3.4.2 – Результат моделирования d-D в режиме Functional
Результат моделирования совпадает со значениями из таблицы функционирования, представленной в таблице 3.1.
3.5 Код на HDL
На рисунке 3.5.1 представлен код описания d-D на SV.
Рисунок 3.5.1 – Код описания d-D на SV
3.6 Схема на RTL Viewer для кода на SV
На рисунке 3.6.1 представлена схема из RTL viewer для кода,
написанного на SV. Схема соответствует функциональной схеме.
14
Рисунок 3.6 – Схема на RTL Viewer
3.7 Моделирование устройства, описанного кодом HDL
На рисунках 3.7.1 и 3.7.2 представлены результаты моделирования d-D,
описанного на SV, в двух режимах.
Рисунок 3.7.1 – Моделирование в режиме Timing
Рисунок 3.7.2 – Моделирование в режиме Functional
3.8 Исследование минимального порога длительности активного
уровня управляющего сигнала
На рисунке 3.8.1 представлен результат моделирования d-D при длительности активного уровня сигнала С = 0,8 нс.
15
Рисунок 3.8.1 – Моделирование при С = 0,8
Рисунок 3.8.2 – Моделирование при С = 0,7
Как можно наблюдать из рисунка 3.8.1 и 3.8.2, минимальный порог длительности активного уровня сигнала С = 0,8.
16
Заключение
В ходе выполнения данной работы были изучены основные типы триггеров, такие как RS, JK, T, D триггеры и их принципы построения, работы.
Были составлены таблицы функционирования схем для s1-RS, s2-T, d-D
Были собраны и промоделированы схемы s1-RS, s2-T, d-D в режимах
Timing и Functional, также данные схемы были описаны и промоделированы на SV.
Результаты моделирования полученных схем соответствует своим таблицам функционирования.
17