- •Московский государственный институт
- •2 Разработка алгоритма выполнения арифметических операций сложения и вычитания многоразрядных чисел в заданном двоично-десятичном коде
- •2.1 Разработка алгоритма для одноразрядных десятичных чисел, получение величины коррекции и критерия его ввода
- •2.3.7 Примеры сложения
- •3 Разработки функциональной схемы одноразрядного десятичного сумматора комбинационного типа
- •3.1 Разработка оптимальной схемы одноразрядного двоичного сумматора
- •3.2 Разработка схемы коррекции
- •3.3 Разработка схемы одноразрядного десятичного сумматора
- •4. Проектирование дополнительных схем
- •5. Построение функциональной схемы 3-х разрядного десятичного сумматора
- •6. Разработка устройства управления для многоразрядного десятичного сумматора
- •6.1. Разработка входных и выходных регистров хранения числовой информации, участвующей в операции сложения.
- •6.2. Разработка регистра признаков результата.
- •6.3. Проектирование распределителя сигналов
- •6.4 Логическая схема распределителя сигналов
- •7. Получение общей схемы сумматора
- •8. Выводы по работе
6.3. Проектирование распределителя сигналов
Устройство, вырабатывающее управляющие сигналы СИ1, СИ1, СИ3 и СИ4, называется распределителем сигналов.
Распределитель сигналов имеет 4 выхода и предназначен для управления процессом работы устройства. Назначение сигналов, на каждом из четырех выходов распределителя:
первая ветка: сигнал подается на синхровход C регистров входов, происходит занесение данных в регистры;
вторая ветка: сигнал подается на синхровход C регистров выходов, происходит занесение данных в регистры;
третья ветка: сигнал подается на синхровход C регистра признаков, происходит занесение флагов окончания процесса в регистр;
четвертая ветка: сигнал подается на асинхронный вход R триггера пуска, происходит останов процесса.
Входными сигналами распределителя сигналов являются импульсы с генератора импульсов. Генератор вырабатывает импульсные сигналы длительностью 2 нсек со скважностью 1. Распределитель сигналов должен «выделить» из этой последовательности 4 сигнала с определенной временной задержкой между ними.
При проектировании подобного распределителя сигналов, в первую очередь необходимо определить временные интервалы Т1, Т2 и T3.
Т1 — характеризуется временем работы трехразрядного десятичного сумматора комбинационного типа. Для определения этой величины надо определить время задержки сигналов по каждой схеме, которая входит составной частью в общую схему. Начнем с одноразрядного двоичного сумматора. Задержка по цепи вход-выход Р будет определяться двумя ЛЭ и равна 2 нсек. Задержка вход-выход S (по самой длинной цепи) будет определяться пятью ЛЭ и равна 3 нсек.
Расчет задержки сигналов в одноразрядном десятичном сумматоре. Будем анализировать самые «длинные цепи». Два слагаемых приходят на входы устройства, и есть перенос по всем 4 разрядам. Сигнал a8’ появится с задержкой 11 нсек (2 нсек x 4 разр.). По выходу Пi задержка будет 11 нсек. Далее сигнал идет через двоичные сумматоры ввода коррекции, и на выходе a8’ появится через 20 нсек (11 нсек + 2 нсек + 2 нсек + 5 нсек).
Задержка в преобразователе будет 3 нсек.
Расчет задержки сигналов в трехразрядном десятичном сумматоре: при поступлении двух слагаемых на входы самой длинной цепью будет: прохождение операндов через преобразователи и поступление на сумматоры: со входов DC3 сигнал по Пi пойдет на вход Пi-1 DC2; со входа Пi-1 DC2 через выход Пi DC2 на вход Пi-1 DC1; со входа Пi-1 DC1 через Пi DC1 на вход учитывающего знак суммы сумматора SM; со входа сумматора через выход P на вход Пi-1 DC3; со входа Пi-1 DC3 на выходы этого сумматора и через выходной преобразователь на выходы устройства. Итого: 61 нсек (3 нсек + 11 нсек + 11 нсек + 11 нсек + 2 нсек + 20 нсек + 3 нсек).
Так как Т1 должно быть кратно 4 (длительность импульса 2 нсек и промежуток между импульсами также 2 нсек) и более 61 нсек, то Т1 = 64 нсек.
Временной интервал Т2 определяется задержкой сигнала во входных цепях регистра признаков. Комбинационная схема на входе триггера, отвечающего за признак равенства нулю результата, имеет задержку 3 нсек, поэтому Т2 = 4 нсек.
Величина Т3 также равна 4 нсек, так как сигнал останова СИ4 идет непосредственно за сигналом СИ3.
Имея временные интервалы между выходными сигналами в распределителе сигналов, можно приступить к проектированию данного устройства. Распределитель сигналов является генератором следующих четырехразрядных двоичных чисел:
0001, |
0000, … , 0000 |
, 0010, 0100, 1000 |
|
| |
15 раз |
Распределитель сигналов будет проектироваться на основе счётчика с пересчётом на 19 и комбинационной схемой на выходе. Для проектирования счётчика понадобиться 5 триггеров.
Составим таблицу переходов.
Таблица 2.3.5.
Таблица переходов
F5 |
F4 |
F3 |
F2 |
F1 |
Си4 |
Си3 |
Си2 |
Си1 | ||||||||||
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
▲ |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
▲ |
▼ |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
▲ |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
▲ |
▼ |
▼ |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
▲ |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
▲ |
▼ |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
▲ |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
▲ |
▼ |
▼ |
▼ |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
▲ |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
▲ |
▼ |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
▲ |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
▲ |
▼ |
▼ |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
▲ |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
▲ |
▼ |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
▲ |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
▲ |
▼ |
▼ |
▼ |
▼ |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
▲ |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
▲ |
▼ |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
▼ |
0 |
0 |
▼ |
0 |
1 |
0 |
0 |
0 |
F5 |
|
|
| |||||||||
|
x |
x |
|
|
x |
x |
|
|
| |||
x |
x |
▲ |
|
x |
x |
|
|
| ||||
|
x |
x |
|
|
▼ |
x |
|
| ||||
1 |
x |
|
|
1 |
x |
|
|
| ||||
|
|
|
|
|
|
| ||||||
F4 |
|
|
| |||||||||
|
x |
x |
1 |
1 |
x |
x |
1 |
1 |
| |||
x |
x |
▼ |
1 |
x |
x |
1 |
1 |
| ||||
|
x |
x |
▲ |
|
|
x |
|
| ||||
|
x |
|
|
|
x |
|
|
| ||||
|
|
|
|
|
|
| ||||||
F1 |
|
|
| |||||||||
|
x |
x |
▼ |
▼ |
x |
x |
▲ |
▲ |
| |||
x |
x |
▼ |
▼ |
x |
x |
▲ |
▲ |
| ||||
|
x |
x |
▼ |
▼ |
|
x |
▲ |
▲ | ||||
▼ |
x |
▼ |
▼ |
▲ |
x |
▲ |
▲ |
| ||||
|
|
|
|
|
|
|
F3 |
|
|
| ||||||
|
x |
x |
1 |
|
x |
x |
1 |
|
|
x |
x |
▼ |
▲ |
x |
x |
1 |
|
| |
|
x |
x |
▼ |
▲ |
|
x |
1 |
| |
|
x |
1 |
|
|
x |
1 |
|
| |
|
|
|
|
|
|
|
F2 |
|
|
| |||||||||
|
x |
x |
▲ |
▲ |
x |
x |
|
|
| |||
x |
x |
▼ |
▼ |
x |
x |
1 |
1 |
| ||||
|
x |
x |
▼ |
▼ |
▼ |
x |
1 |
1 | ||||
▲ |
x |
▲ |
▲ |
|
x |
|
|
| ||||
|
|
|
|
|
|
|
D3 |
|
|
| |||||||||
|
x |
x |
1 |
|
x |
x |
1 |
|
| |||
x |
x |
|
1 |
x |
x |
1 |
|
| ||||
|
x |
x |
|
1 |
|
x |
1 |
| ||||
|
x |
1 |
|
|
x |
1 |
|
| ||||
|
|
|
|
|
|
|
D5 |
|
|
| |||||||
|
x |
x |
|
|
x |
x |
|
|
| |
x |
x |
1 |
|
x |
x |
|
|
| ||
|
x |
x |
|
|
|
x |
|
| ||
1 |
x |
|
|
1 |
x |
|
|
| ||
|
|
|
|
|
|
| ||||
D4 |
|
|
| |||||||
|
x |
x |
1 |
1 |
x |
x |
1 |
1 |
| |
x |
x |
|
1 |
x |
x |
1 |
1 |
| ||
|
x |
x |
1 |
|
|
x |
|
| ||
|
x |
|
|
|
x |
|
|
| ||
|
|
|
|
|
|
| ||||
D1 |
|
|
| |||||||
|
x |
x |
|
|
x |
x |
1 |
1 |
| |
x |
x |
|
|
x |
x |
1 |
1 |
| ||
|
x |
x |
|
|
|
x |
1 |
1 | ||
|
x |
|
|
1 |
x |
1 |
1 |
| ||
|
|
|
|
|
|
|
D2 |
|
|
| ||||||
|
x |
x |
1 |
1 |
x |
x |
|
|
|
x |
x |
|
|
x |
x |
1 |
1 |
| |
|
x |
x |
|
|
|
x |
1 |
1 | |
1 |
x |
1 |
1 |
|
x |
|
|
| |
|
|
|
|
|
|
|
С4 |
|
|
| |||||||||
|
x |
x |
|
|
x |
x |
|
|
| |||
x |
x |
|
|
x |
x |
|
|
| ||||
|
x |
x |
|
|
1 |
x |
|
| ||||
|
x |
|
|
|
x |
|
|
| ||||
|
|
|
|
|
|
|
С3 |
|
|
| |||||||||
|
x |
x |
|
|
x |
x |
|
|
| |||
x |
x |
|
|
x |
x |
|
|
| ||||
|
x |
x |
|
|
|
x |
|
| ||||
1 |
x |
|
|
|
x |
|
|
| ||||
|
|
|
|
|
|
|
С2 |
|
|
| |||||||||||||||
|
x |
x |
|
|
x |
x |
|
|
| |||||||||
|
x |
x |
|
|
x |
x |
|
|
| |||||||||
|
x |
x |
|
|
|
x |
|
|
| |||||||||
|
|
x |
|
|
1 |
x |
|
|
| |||||||||
|
|
|
|
|
|
| ||||||||||||
С1 |
|
|
| |||||||||||||||
|
x |
x |
|
|
x |
x |
|
|
| |||||||||
|
x |
x |
|
|
x |
x |
|
|
| |||||||||
|
x |
x |
|
|
|
x |
|
|
| |||||||||
|
|
x |
|
|
|
x |
|
1 |
| |||||||||
|
|
|
|
|
|
|