Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
2006 Метод 2++.doc
Скачиваний:
5
Добавлен:
19.11.2019
Размер:
9.07 Mб
Скачать

Послідовний прийомопередавач.

Модуль послідовного зв'язку сформований на мікросхемах приймача 1489 та передавача 74HC04 і мультиплексорі каналу передачі (всередині системного контролера).

Швидкість обміну по послідовному порту в режимі завантаження дорівнює 9600б/с. Швидкість обміну по послідовному порту у відлагоджуваній програмі може бути змінена.

Вибір каналу послідовної передачі здійснюється бітами CFG0, CFG1 за адресою С000h. Установка цих бітів в "логічний нуль" включає порт 1 (на схемі – Х11), який має неповний набір сигналів (Rx, Tx, RI) і призначений для запису програми користувача у зовнішню оперативну пам’ять стенда.

Програмне встановлення біту CFG0 в "0", а біту CFG1 в "1" забезпечує вибір додаткового каналу послідовної передачі даних (роз’єм Х12). Додатковий послідовний канал має повний набір сигналів інтерфейсу RS-232C.

Статичний світлодіодний індикатор.

Чотирьохрозрядний семисегментний світлодіодний індикатор HG1 підключений до системного контролера, що автоматично виконує декодування двійкового коду в код семисегментного індикатора і забезпечує його статичну індикацію. Індикатор працює завжди, відразу після подачі живлення. Контролер індикатора містить два восьмирозрядних регістри, вміст яких відображається на індикаторі. Вміст регістра з адресою 0xА000 відображається на двох лівих розрядах, вміст регістра з адресою 0xА001 – на двох правих розрядах у шістнадцятковій формі. Керування десятковими крапками й гасінням розрядів індикатора здійснюється через регістр DC_REG (0xА004). Біти DP3..DP0 цього регістра управляють десятковими крапками. Запис "1" у відповідний розряд засвічує десяткову крапку. Біти BL3..BL0 управляють гасінням розрядів індикатора. Запис "1" у ці біти спричиняє гасіння відповідного розряду індикатора.

Матрична клавіатура.

Стан стовпців матриці клавіатури зчитується почергово з комірок з адресами 0x9003, 0x9005, 0x9006. Активний стовпець вибирається нулем у трох молодших двійкових розрядах адреси. Тобто, адреса 0x9006 вибирає перший стовпець, адреса 0x9005 – другий стовпець, адреса 0x9003 – третій стовпець. Ознака натиснутої кнопки зчитується як нуль у відповідному розряді регістру активного стовпця.

Включення портів ОЕОМ і EEPROM пам'яті.

Лінії P1.0, P1.1 ОЕОМ можуть бути відключені від внутрішньої периферії стенда (шина I2C) перемичками X14, X15. На роз’єм інтерфейсу розширення ці сигнали надходять, минаючи перемички.

1.3.5. Опис плати розширення.

Призначення.

Плата розширення (у комплексі з учбово-відлагоджувальним стендом на базі однокристальної ЕОМ серії MSC-51) призначена для проведення лабораторних робіт пов'язаних з аналого-цифровим і частотним перетвореннями, а також з обробкою дискретних сигналів. Структурна схема плати розширення наведена на рис.1.5, а її принципова електрична схема – в додатку 3.

ДІ - 4-розрядна динамічна індикація;

ІПП - інтерфейс периферійних пристроїв;

ЦАП - цифроаналоговий перетворювач;

АЦП - аналого-цифровий перетворювач;

СДІ - світлодіодні індикатори;

ЗСІ - знакосинтезуючий індикатор 5х7;

ГЗЧ - генератор зі змінною частотою генерації;

INT - кнопки запиту переривання;

ДВН - джерело вимірюваної напруги;

ШД - шина даних.

Рис.1.5. Структурна схема плати розширення.

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]