- •Раздел 1. Виды мпт-средств, используемых в качестве ядра мпу.
- •Раздел 2. Функциональная схема мпу
- •2.1. Адресные пространства и их взаимодействие
- •2.1.1. Параллельные адресные пространства
- •2.1.2. Совмещенные адресные пространства
- •2.1.3. Смешанные адресные пространства
- •2.2. Расширенное адресное пространство.
- •2.2.1. Метод регистровых пар
- •2.2.2. Метод оконного доступа
- •2.2.3. Доступ с помощью сегментных регистров
- •Раздел 3. Структурная схема мпу.
- •Раздел 4. Блоки питания мпу
- •4.1. Общие требования
- •4.2. Общие вопросы электропитания и заземления
- •4.3. Гальваническая развязка
- •Раздел 5. Память мпу.
- •5.1. Память программ мпу
- •5.1.1. Пзу масочного типа
- •5.1.2. Ппзу
- •5.1.3. Уфппзу
- •5.1.4. Эппзу
- •5.2. Память данных
- •5.3. Энергонезависимая память
- •5.3.1. Микросхемы памяти fram
- •5.3.1.1. История создания
- •5.3.1.2. Принцип работы fram
- •5.3.2. Микросхемы памяти mram
- •5.3.2.1. Принципы работы
- •5.3.2.2. Сравнение с другими типами памяти
- •5.3.2.2. Общее сравнение
- •Раздел 6. Схемотехническая реализация автомата
- •Раздел 7. Шины мпу.
- •7.1. Шины микропроцессорной системы
- •7.2. Циклы обмена информацией
- •Раздел 8. Системы отладки мпу
- •8.1. Основные понятия и термины
- •8.2. Процесс отладки мпу
- •8.3. Функция средств отладки
- •8.3.1. Автоматизация программирования мпу или разработки пс.
- •8.3.2. Управление прототипом мпу при комплексной отладке.
- •8.3.3. Контроль функционирования и регистрации состояния мпу.
- •8.3.4 Запись отлаженных программных средств в бис ппзу.
- •8.4. Мпу как объект отладки
- •8.5. Требования, предъявляемые к системе отладки
- •8.5.1. Требования невидимости
- •8.5.2. Требования к предоставляемому сервису
- •8.5.3. Требование прозрачности.
- •8.6. Режимы работы отлаживаемых мпу.
- •8.6.1. Процессор контрольных точек (точек останова)
- •8.6.2. Трассировка.
- •8.6.3. Частичная эмуляция ас.
- •8.7. Инструментальные средства отладки
- •8.7.1. Общие сведения об отладочных средствах
- •8.7.2. Внутрисхемный эмулятор
- •8.7.3. Интегрированная среда разработки
- •8.7.4. Отладочный монитор
- •8.7.5. Эмуляторы пзу
- •8.7.6. Встроенные средства отладки
Раздел 2. Функциональная схема мпу
2.1. Адресные пространства и их взаимодействие
Функциональная схема МПУ (логическая схема МПУ, граф передачи данных в МПУ) представляет из себя графическое представление совокупности программно доступных ресурсов и путей передачи данных между ними.
Под программно доступными ресурсами подразумеваются ресурсы (память, устройства ввода/вывода, регистры общего назначения и т.д.), для доступа к которым имеется соответствующая команда. Следует понимать, что наличие того или иного ресурса у процессора не делает его автоматически программно доступным. Например - счётчик команд у процессоров x86 или АЛУ у процессоров PDP программно доступными не являются.
Элементы каждого программно-доступного ресурса пронумерованы. Их совокупность составляет адресное пространство этого ресурса. Размер адресного пространства определяется максимальным количеством элементов, которые могут в нем существовать. Количество реально установленной памяти (или внешних устройств) на размер адресного пространства не влияет (хотя и не может его превосходить).
Существуют несколько ситуаций взаимодействия адресных пространств между собой.
2.1.1. Параллельные адресные пространства
Рис 2.1. Параллельные адресные пространства ресурсов А и В
На рисунке 2.1 показаны параллельные адресные пространства. Они могут иметь разные размеры. Нумерация ячеек в них – независимая. Характерной особенностью параллельных адресных пространств является наличие индивидуальных команд доступа – отдельный набор команд для каждого адресного пространства. С аппаратной точки зрения для каждого из таких адресных пространств существует индивидуальный набор стробов чтения/записи. Например, для чтения/записи адресного пространства страницы ввода/вывода - сигналы IOR и IOW.
2.1.2. Совмещенные адресные пространства
Рис 2.2. Совмещенные адресные пространства ресурсов А и В
В случае совмещения адресных пространств ресурсы помещаются в общее адресное пространство. Разделение ресурсов производится по адресам. В примере, показанном на рисунке 2.2, ресурс А может располагаться с адреса 0 до адреса К, а ресурс В – между адресами L и N. Доступ к ресурсам осуществляется общей командой (в примере на рисунке – MOVC), при этом выбор требуемого ресурса осуществляется подстановкой нужного адреса.
С аппаратной точки зрения для обоих адресных пространств используется один - общий набор, состоящий из одной пары стробов чтения/записи.
2.1.3. Смешанные адресные пространства
Рис 2.3. Смешанные адресные пространства ресурсов А и В
Пример смешанных адресных пространств показан на рисунке 3. От адреса 0 до адреса L адресные пространства являются совмещенными (более того, они являются единым ресурсом). Доступ к этой области адресного пространства возможен как командами MOVA (команда доступа к ресурсу А), так и командой MOVB (команда доступа к ресурсу В). Начиная с адреса L и далее, до конца адресного пространства – адреса N – адресные пространства становятся параллельными и доступ к каждому из них осуществляется своей командой.
Подобная структура характерна для адресного пространства внутренней памяти данных контроллеров семейства MCS-52.
Одним из случаев характерного расположения адресных пространств являются гарвардская и фон-неймановская (принстонская) архитектуры.
Фон-неймановская (принстонская) архитектура характеризуется тем, что память программ (ПП) и память данных (ПД) неразличимы - команды программы и данные хранятся в одной и той же памяти.
Двойным названием эта архитектура обязана историческому факту: разработчики этой архитектуры (из Принстонского университета) назвали её в честь научного консультанта проекта - Джона фон Неймана, который участвовал в проекте дистанционно. Сам же Джон фон Нейман, узнав о таком названии, настаивал, чтобы эту архитектуру называли принстонской. В настоящее время употребляются оба эти названия.
Такая архитектура является единственно приемлемой для ЭВМ общего назначения.
Гарвардская архитектура характеризуется тем, что память программ и память данных – принципиально различные объекты, хранящиеся не только в различных адресных пространствах, но и в разных видах памяти. Так, если к памяти данных применима как процедура чтения, так и процедура записи, то к памяти программ применима только процедура чтения, что отражено в системе команд. Как следствие – нечётное количество стробов чтения/записи – к памяти программ подходит только строб чтения. Гарвардская архитектура доминирует в архитектуре ОЭВМ, поскольку готовое изделие поставляется конечному пользователю с уже готовой программой, записанной в память, сохраняющую информацию вне зависимости от наличия питания. В то же время использовать подобную память для хранения данных нецелесообразно из-за её низкого быстродействия. Из-за этого разделение общей памяти на память данных и память программ оказывается логичным.