- •Раздел 1. Виды мпт-средств, используемых в качестве ядра мпу.
- •Раздел 2. Функциональная схема мпу
- •2.1. Адресные пространства и их взаимодействие
- •2.1.1. Параллельные адресные пространства
- •2.1.2. Совмещенные адресные пространства
- •2.1.3. Смешанные адресные пространства
- •2.2. Расширенное адресное пространство.
- •2.2.1. Метод регистровых пар
- •2.2.2. Метод оконного доступа
- •2.2.3. Доступ с помощью сегментных регистров
- •Раздел 3. Структурная схема мпу.
- •Раздел 4. Блоки питания мпу
- •4.1. Общие требования
- •4.2. Общие вопросы электропитания и заземления
- •4.3. Гальваническая развязка
- •Раздел 5. Память мпу.
- •5.1. Память программ мпу
- •5.1.1. Пзу масочного типа
- •5.1.2. Ппзу
- •5.1.3. Уфппзу
- •5.1.4. Эппзу
- •5.2. Память данных
- •5.3. Энергонезависимая память
- •5.3.1. Микросхемы памяти fram
- •5.3.1.1. История создания
- •5.3.1.2. Принцип работы fram
- •5.3.2. Микросхемы памяти mram
- •5.3.2.1. Принципы работы
- •5.3.2.2. Сравнение с другими типами памяти
- •5.3.2.2. Общее сравнение
- •Раздел 6. Схемотехническая реализация автомата
- •Раздел 7. Шины мпу.
- •7.1. Шины микропроцессорной системы
- •7.2. Циклы обмена информацией
- •Раздел 8. Системы отладки мпу
- •8.1. Основные понятия и термины
- •8.2. Процесс отладки мпу
- •8.3. Функция средств отладки
- •8.3.1. Автоматизация программирования мпу или разработки пс.
- •8.3.2. Управление прототипом мпу при комплексной отладке.
- •8.3.3. Контроль функционирования и регистрации состояния мпу.
- •8.3.4 Запись отлаженных программных средств в бис ппзу.
- •8.4. Мпу как объект отладки
- •8.5. Требования, предъявляемые к системе отладки
- •8.5.1. Требования невидимости
- •8.5.2. Требования к предоставляемому сервису
- •8.5.3. Требование прозрачности.
- •8.6. Режимы работы отлаживаемых мпу.
- •8.6.1. Процессор контрольных точек (точек останова)
- •8.6.2. Трассировка.
- •8.6.3. Частичная эмуляция ас.
- •8.7. Инструментальные средства отладки
- •8.7.1. Общие сведения об отладочных средствах
- •8.7.2. Внутрисхемный эмулятор
- •8.7.3. Интегрированная среда разработки
- •8.7.4. Отладочный монитор
- •8.7.5. Эмуляторы пзу
- •8.7.6. Встроенные средства отладки
Раздел 7. Шины мпу.
Самое главное, что должен знать разработчик микропроцессорных систем — это принципы организации обмена информацией по шинам таких систем. Без этого невозможно разработать аппаратную часть системы, а без аппаратной части не будет работать никакое программное обеспечение.
За более чем 30 лет, прошедших с момента появления первых микропроцессоров, были выработаны определенные правила обмена, которым следуют и разработчики новых микропроцессорных систем. Правила эти не слишком сложны, но твердо знать и неукоснительно соблюдать их для успешной работы необходимо. Как показала практика, принципы организации обмена по шинам гораздо важнее, чем особенности конкретных микропроцессоров. Стандартные системные магистрали живут гораздо дольше, чем тот или иной процессор. Разработчики новых процессоров ориентируются на уже существующие стандарты магистрали. Более того, некоторые системы на основе совершенно разных процессоров используют одну и ту же системную магистраль. То есть магистраль оказывается самым главным системообразующим фактором в микропроцессорных системах.
Обмен информацией в микропроцессорных системах происходит в циклах обмена информацией. Под циклом обмена информацией понимается временной интервал, в течение которого происходит выполнение одной элементарной операции обмена по шине. Например, пересылка кода данных из процессора в память или же пересылка кода данных из устройства ввода/вывода в процессор. В пределах одного цикла также может передаваться и несколько кодов данных, даже целый массив данных, но это встречается реже.
Циклы обмена информацией делятся на два основных типа:
• Цикл записи (вывода), в котором процессор записывает (выводит) информацию;
• Цикл чтения (ввода), в котором процессор читает (вводит) информацию.
В некоторых микропроцессорных системах существует также цикл «чтение-модификация-запись» или же «ввод-пауза-вывод». В этих циклах процессор сначала читает информацию из памяти или устройства ввода/вывода, затем как-то преобразует ее и снова записывает по тому же адресу. Например, процессор может прочитать код из ячейки памяти, увеличить его на единицу и снова записать в эту же ячейку памяти. Наличие или отсутствие данного типа цикла связано с особенностями используемого процессора.
Во время каждого цикла устройства, участвующие в обмене информацией, передают друг другу информационные и управляющие сигналы в строго установленном порядке или, как еще говорят, в соответствии с принятым протоколом обмена информацией.
Длительность цикла обмена может быть постоянной или переменной, но она всегда включает в себя несколько периодов сигнала тактовой частоты системы. То есть даже в идеальном случае частота чтения информации процессором и частота записи информации оказываются в несколько раз меньше тактовой частоты системы.
Шины, в которых длительность цикла обмена постоянная называются синхронными шинами. Длительность цикла (измеряемая в периодах тактовой частоты) настраивается заранее, исходя из быстродействия самого медленного устройства в системе. Для разных адресных пространств настройка быстродействия шины может быть различной.
Шины, в которых длительность цикла обмена переменная и определяется участвующим в обмене устройством, называются асинхронными шинами. Длительность цикла определяется на этапе разработки каждого конкретного устройства.
Чтение кодов команд из памяти системы также производится с помощью циклов чтения. Поэтому в случае одношинной архитектуры на системной магистрали чередуются циклы чтения команд и циклы пересылки (чтения и записи) данных, но протоколы обмена остаются неизменными независимо от того, что передается — данные или команды. В случае двухшинной архитектуры циклы чтения команд и записи или чтения данных разделяются по разным шинам и могут выполняться одновременно.