Раздел 4. Арифметико-логическое устройство (алу)

4.1 Организация алу

Арифметико-логическое устройство (АЛУ) (англ. arithmetic and logic unit, ALU) — блок процессора, который под управлением устройства управления (УУ) служит для выполнения арифметических и логических преобразований (начиная от элементарных) над данными, представляемыми в виде машинных слов, называемыми в этом случае операндами. Предназначено для непосредственной обработки информации над числами с фиксированной и плавающей точкой, выполнения логических операций, преобразования текстовых данных, выполнения операций двоично-десятичной арифметики.

Классификация АЛУ:

• Одноразрядные (для последовательного кода, в основе лежит одноразрядный сумматор);

• Многоразрядные (для параллельного кода, в основе лежит многоразрядный сумматор);

• Однофункциональные (отдельный блок АЛУ предназначен для отдельной операции);

• Многофункциональные (одна и та же аппаратура предназначена для выполнения различных операций (+, -, *, /).

4.2 Выполнение операций в алу для чисел с фиксированной точкой

4.2.1 Алу для выполнения операций сложения и вычитания над числами с фиксированной точкой

Пример

x-y

5-3

Прямой код 5=0.0101,

3=0.0011

Дополнительный код (-3)=1.1101

0.0101

1.1101

0.0010

Структурная схема АЛУ

При выполнение операции вычитания x-y, уменьшаемое x подается на регистр РВ, вычитаемое y подается на регистр Р1. Чтобы получить дополнительный код y информация с Р1 на РА записывается в обратном коде, то есть инвертируется (снимается информация с инверсных выходов регистра Р1 при перезаписи).

В сумматоре складывается содержимое РА и РВ и прибавляется 1 к младшему разряду.

Таким образом, в сумматоре к уменьшаемому x прибавляется дополнительный код вычитаемого y. На регистре РС фиксируется результат выполненной операции, который затем по шине выхода записывается в память (либо в ОП, либо в РОНы). На признаковых триггерах фиксируется Т-признак - результат выполненной операции, то есть больше, меньше или равно нулю, или переполнение (См. «Условный переход»).

При выполнение операции сложения на регистры РВ и Р1 заносятся два слагаемых. На РА с Р1 вычитаемое y передается без изменения. В АЛУ суммируются два числа РА и РВ (1 не прибавляется к младшему разряду в сумматоре), результат заносится на РС и признаковые триггера.

Микропрограмма выполнения операции сложения/вычитания

V₁ РВ=Ш_вх

V₂ Р1=Ш_вх

4.2.2 Алу для выполнения операции умножения над числами с фиксированной точкой представленных в прямом коде

Существуют 4 основных подхода для выполнения операции умножения. 1 и 2 подходы связаны с анализом множителя, начиная с младших разрядов; 3 и 4 – анализ множителя, начиная со старших разрядов.

1 подход

Метод умножения, начиная с анализа младших разрядов множителя и сдвигом множимого влево (метод похож на метод ручного умножения).

2 подход

Метод умножения, начиная с анализа младших разрядов множителя и сдвигом суммы частичных произведений вправо.

3 подход

Метод умножения, начиная с анализа старших разрядов множителя и сдвигом множимого вправо (зеркален 1-ому методу).

4 подход

Метод умножения, начиная с анализа старших разрядов множителя, со сдвигом суммы частичных произведений влево (зеркален 2-ому методу).

Наиболее экономичным по аппаратуре является 2 метод, так как он требует n-разрядных регистров для представления множимого, множителя и суммы частичных произведений.