- •Вычислительная техника и информационные технологии Рекомендуемая литература
- •Логические основы вычислительной техники .1. Понятие функции алгебры логики
- •1.2. Основные законы и тождества алгебры логики
- •Формы задания бф:
- •Пример №1
- •2. Комбинационные цифровые устройства
- •2.1. Понятие и последовательность синтеза
- •2.2. Способы задания кцу
- •2.3. Вывод минимальной фал
- •2.4. Базисы и минимальные базисы
- •2.6. Типовые кцу
- •4. Последовательностные цифровые устройства
- •4.1. Понятие и способ задания пцу
- •4.2. Понятие и классификация триггеров
- •4.3. Типовые триггеры
- •Встроенная память/кэш
- •5. Преобразователи сигналов
- •7. Принципы управления микропроцессора.
- •7.1. Классификация микропроцессоров.
- •7.2. Декомпозиция мп.
- •7.3. Принцип аппаратного управления ("жёсткой" логики).
- •7.4. Принцип микропрограммного управления (гибкой логики).
- •7.5. Способы формирования сигналов управления
- •Код номера
- •7.6. Операционное устройство мп.
- •7.7. Обобщённая структурная схема мп.
- •8. Элементы архитектуры мп.
- •8.1. Структура команд.
- •8.2. Способы адресации, основанные на прямом использовании
- •Номера реги- стров
- •Число 4527
- •Адрес 1765
- •8.3. Способы адресации, основанные на преобразовании кода команды.
- •8.4. Понятие вектора состояния мп.
- •8.5. Понятие системы прерывания программ.
- •8.6. Характеристики системы прерывания.
- •8.7. Способы организации приоритетного обслуживания
- •Счётчик
- •Счётчик
- •Компаратор
- •Код маски
- •8.8. Процесс выполнения команд. Рабочий цикл мп.
- •8.9. Конвейерная обработка команд и данных.
- •8.10. Особенности risc-архитектуры.
- •Регистры глобальных переменных
- •9.1. Способы обмена данными между устройствами
- •9.2. Методы передачи информации между устройствами
- •Общая шина
- •Регистр адреса
- •Цепи данных
- •Интерфейс пу
- •Канал ввода-вывода
- •Канал ввода-вывода
- •Данные от процессора
- •Данные в процессор
- •Регистр передатчика очищен
- •Регистр приёмника заполнен
- •10. Программное обеспечение мпс.
- •10.2. Алгоритмизация задач и язык sdl.
- •10.3. Уровни языков программирования.
- •10.4. Средства разработки прикладных программ.
- •10.5. Средства отладки прикладных программ.
- •10.6. Понятие надёжности мпс.
- •10.7. Контроль передачи информации.
- •10.10. Взаимодействие систем технического обслуживания.
- •Ш. Цифровые сигнальные процессоры
- •3.1. Структура цсп tms320c6x
- •3.2. Структура командной строки ассемблера tms320c6x
- •3.3. Особенности команд для чисел с фиксированной запятой
- •3.4. Ограничения целостности ресурса
- •Сетевые информационные технологии
- •11.1. Локальные вычислительные сети
- •11.2. Аппаратная база компьютерной телефонии
- •11.3. Глобальные сети
- •11.4. Основы защиты информации
- •Приложение. Система команд tms320с6х для чисел с фиксированной запятой
- •Команды пересылки данных
М
Число сто- Управление
Число бит
повых бит паритетом
данных
Регистр управления
Разрешение
регистра
Регистр данных
передатчика
управления
Разрешение
данных
пе-
редатчика
Регистр сдвига
передатчика
Выход
последовательных
данных (к ПУ)
FC
Регистр
сдвига приёмника
РС-синхрон-
ный вход по-
следовательных
данных
Регистр управления
Разрешение
регистра
состояния
Регистр данных
передатчика
Разрешение
данных
приёмника
ОшибкиДанные от процессора
Данные в процессор
Регистр передатчика очищен
Регистр приёмника заполнен
одуль асинхронного последовательного
интерфейса имеет следующую
структуру:
Интерфейс преобразует данные, принятые от микропроцессора, из параллельной формы в последовательную с введением бит паритета, а также стартовых и стоповых бит.
В схеме используются два независимых генератора синхроимпульсов: один – в интерфейсном модуле, другой – в ПУ.
Частота их работы намного выше скорости передачи в бодах (обычно в 16 раз).
Генератор синхронизации в приёмнике синхронизируется стартовым битом по началу каждого символа, что компенсирует возможное отличие частот генераторов.
В остальном интерфейс аналогичен асинхронному параллельному интерфейсу.
Синхронный параллельный интерфейс используется при известных временных соотношениях режимов работы ПУ.
ПУ должно быть готово к приёму или передаче данных за время, равное времени выполнения микропроцессором определённой команды.
Структура модуля синхронного параллельного интерфейса имеет вид:
Шинный
формирователь
Шина
данных
Строб 1
ПУ
Регистр данных
Шинный
формирователь
Дешифратор
адреса.
Шина
адреса
Строб 2
Информационное слово, подлежащее передаче в ПУ, снимается с шины данных и поступает на вход регистра данных.
Одновременно по команде МП дешифратор адреса вырабатывает стробирующий импульс 2, с помощью которого информация заносится в регистр данных.
Чтение содержимого этого регистра и передача информации в ПУ осуществляется третьим стробирующим импульсом (на схеме не показан), определяющим длительность такта вывода.
Информация передаётся в ПУ без проверки готовности устройства.
Вывод данных из ПУ и ввод их в микропроцессор производится по инициативе последнего.
Дешифратор вырабатывает стробирующий импульс 1 и разрешает работу шинных формирователей.
В результате слово данных коммутируется на общую шину и считывается микропроцессором.
При этом предполагается, что в момент обращения микропроцессора к ПУ данные готовы к передаче.
Наибольшую гибкость допускают программируемые синхронно-асинхрон-ные интерфейсы как последовательного, так и параллельного типа, иногда называемые адаптерами.
Буфер шины данных обеспечивает сопряжение с внешней шиной данных и служит для передачи данных, управляющих слов и информации состояния.
Обмен инициируется командами ввода-вывода.
Блок управления вводом-выводом принимает сигналы с шины управления и генерирует внутренние управляющие сигналы.
Блок передатчика со своей схемой управления принимает информацию, поступающую с буфера шины данных в параллельной форме, преобразует её в последовательную форму, автоматически добавляет служебные биты и символы и выдаёт последовательный поток на выход.
Блок приёмника с автономной схемой управления принимает информацию в последовательной форме, преобразует её в параллельную форму, контролирует правильность приёма, исключает служебную информацию и символы синхронизации, а затем передаёт обработанную информацию в микропроцессор через буфер шины данных.
Настройка адаптера на требуемый режим работы осуществляется программированием соответствующих схем управления.
С этой целью загружается несколько управляющих слов, определяющих скорость передачи, длину символа, число стоповых бит, режим работы и условия контроля (по чётному или нечётному числу принимаемых символов).
Старшие
разряды
Младшие
разряды
Порт С разделён на две равные части.
П
Шина
данных
Буфер шины данных
Буфер шины данных
Сигналы
управления
Порт В
Порт С
Порт А
Программирование адаптера заключается в загрузке управляющего слова (слова приказа) в регистр управления.
Данная конфигурация адаптера допускает несколько режимов работы.
В режиме 0 работают все порты. Выводимые данные фиксируются в регистрах портов, а вводимые данные не запоминаются, т.е. информация с входа порта сразу передаётся на выход буфера шины данных.
Этот режим применяется при организации ввода-вывода с медленно работающими ПУ (посимвольного печатающего устройства, ленточного перфоратора и т.п.).
Режим 1 стробируемого ввода и вывода предназначен для однонаправленных передач данных, инициируемых прерываниями.
В этом режиме обмен данными осуществляется через порты А и В, а 6 ли-ний порта С используются для управления обменом.
Оба или один из параллельных портов А и В можно запрограммировать с линиями квитирования и прерывания. При этом каждый из них может работать на ввод или вывод.
В режиме 2 порт А используется как двунаправленный буфер, а 5 линий порта С используются для управления обменом.
Оставшиеся линии порта С и порт В можно запрограммировать в режиме 0 или в режиме 1.
А теперь поднимемся на уровень выше в иерархии интерфейсов и рассмотрим интерфейс "общая шина", широко применяемый в МПС.