4.2. Понятие и классификация триггеров

Основными компонентами ПЦУ являются запоминающие элементы, которые реализуются специальными устройствами – триггерами.

Триггер – это одноразрядный элемент памяти, предназначенный для хранения одного бита информации. Основной способ построения триггеров – использование обратных связей. Именно за счёт них обеспечивается возможность запоминания.

Любой триггер имеет два выхода – прямой и инверсный, но состояние триггера определяется сигналом на прямом выходе. Число входов в зависимости от типа триггера может составлять от двух до пяти.

По способу приема информации различают асинхронные и синхронные триггеры. Синхронные триггеры записывают бит информации только при наличии активного (разрешающего) сигнала на входе синхронизации. Пассивное значение синхросигнала определяет режим хранения триггера. Асинхронные триггеры не имеют входа синхронизации и записывают бит информации в момент его подачи на информационные входы.

С инхронные триггеры могут быть со статическим или динамическим управлением по входу синхронизации. При статическом управлении активным является уровень логического 0 (инверсный синхровход) или логической 1 (прямой синхровход). На условном графическом обозначении триггера инверсный синхровход показывается кружочком , а прямой – без кружочка . При динамическом управлении активным является фронт или срез синхроимпульса. На условном графическом обозначении триггера фронт показывается прямой косой линией , а срез – обратной .

По функциональным возможностям различают триггеры с раздельной установкой состояний 0 и 1 (RS-триггер), с приёмом информации по одному входу D (D-триггер), универсальный с информационными входами J и K (JK-триггер) и со счётным входом Т (Т-триггер).

4.3. Типовые триггеры

Асинхронные RS-триггеры имеют два информационных входа, один из которых обозначается буквой S (Set – установка), а другой – буквой R (Reset – сброс).

На рис. 16 приведены реализация триггера на ЛЭ ИЛИ-НЕ, его условное графическое обозначение при исполнении в виде интегральной схемы и таблица переходов. Как видно, активным значением информационного сигнала является 1. Поэтому RS-триггер, построенный на логических элементах ИЛИ-НЕ, называют RS-триггером с прямыми

Встроенная память/кэш

Обычно цифровые процессоры обработки сигналов работают настолько быстро, что медленная недорогая память не может поддерживать такой темп. В результате процессор замедляется – вводятся состояния ожидания, которые имеют программное управление, а иногда для этого требуются внешние аппаратные блоки. С целью решения этой проблемы во многие интегральные схемы цифровых процессоров встраивают скоростную внутреннюю память. При этом развитые архитектуры обладают выделенными внутренними памятью данных и программ, причем последняя может работать как обычная адресуемая память и как кэш (кэш-память).

Кэш используется в качестве буфера между собственно процессором и памятью системы. Она имеет обычно небольшую емкость при высоком быстродействии и используется для промежуточного запоминания информации, считываемой из памяти, прежде всего кодов команд. При чтении сначала выполняется обращение к кэш; если же необходимых данных там не оказалось, производится обращение к основной памяти, и полученные данные помещаются также в кэш. Выгода от использования кэш получается из-за того, что большинство прикладных программ носит циклический характер, и после первого обращения к основной программе в кэш (при достаточном объеме) попадают все циклически повторяющиеся команды программы, для выполнения которых нет необходимости обращаться к основной памяти. Чаще всего кэш работает по ассоциативному принципу, при котором в его ячейке хранится не только слово данных, но и адрес размещения этого слова в основной памяти, по которому и происходит поиск информации.