- •Тема 2.1.1.: Шифраторы, дешифраторы. Основные положения, таблицы истинности, синтез. План
- •Ход лекции
- •1. Представление чисел в различных системах счисления
- •2. Шифратор (кодер).
- •Дешифратор (декодер).
- •Тема 2.1.2: Мультиплексоры, демультиплексоры. Основные положения, таблицы истинности, синтез. План
- •Ход лекции
- •1. Мультиплексор
- •2. Демультиплексор
- •3. Примеры использования имс.
- •Тема 2.1.3.: Сумматоры. Одноразрядный двоичный сумматор. Многоразрядные двоичные сумматоры комбинационного типа. План
- •1. Основные положения
- •2. Одноразрядный двоичный сумматор
- •3. Многоразрядный двоичный сумматор
- •Многоразрядный параллельный двоичный сумматор.
- •Тема 2.1.4: Преобразователи кодов. Основные положения. Таблицы истинности. Синтез. Построение. Компараторы кодов. Основные положения и методы их построения. План
- •Ход лекции
- •1. Основные положения. Таблица истинности преобразователей кодов
- •Преобразование кода 8421 в код 2421
- •2. Синтез. Построение
- •3. Компараторы кодов Основные положения. Принципы построения. Типы компараторов.
- •Типы компараторов.
- •Тема 2.2.1: Интегральные триггеры. Основные понятия, определения, классификация. План
- •Ход лекции
- •Основные понятия
- •2. Классификация триггеров.
- •Тема 2.2.2: Асинхронные и синхронные триггеры. Методы управления. План
- •Ход лекции
- •1. Асинхронный rs – триггер с прямыми входами
- •2. Асинхронный rs – триггер с инверсными входами
- •4. Универсальный jk – триггер
- •7. Синхронный триггер с динамическим управлением.
- •7. Синхронный триггер с динамическим управлением.
3. Примеры использования имс.
Мультиплексоры, выпускающиеся в виде микросхем, отдичаются числом входов, способом адресации, наличием входов разрешения и инверсными выходами.
Количество информационных входов типичных мультиплексоров равно 4, 8 или 16. так, мультиплексор К155КП1 - это коммутатор 16 входов на один выход со стробированием (сигналом разрешения). Сигнал с соответствующего информационного входа передается на выход коммутатора в инвертированном виде. При этом стробирующий выход должен находиться в состоянии логического 0. Уровень логической 1 на входе запрещает коммутацию любого входа на выход; при этом на выходе сохраняется уровень логической 1, независимо от состояния ынформационных выходов.
Микросхема К155КП2 представляет собой два коммутатора четырех входов на один выход со стробированием.
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 A0 A1 A2 A3 U
MUX
1 U 1
D1 1
D2 1
D3 1
D4
2
U 2
D1 2
D2 2
D3 2
D4 A1 A2
MUX
Мультиплексоры могут намечать маршрут передачи данных от нескольких источников к одной общей точке.
Многие цифровые системы обрабатывают двоичные данные в параллельной форме (все биты одновременно), поскольку такой метод быстрее последовательной обработки. Однако, если данные необходимо передавать на относительно большие расстояния, параллельная передача, требующая слишком большого количества линий передачи, уже не может удовлетворять запросы. Одним из методов, с помощью которого можно выполнить преобразование данных из параллельного вида в последовательный, заключается в применении мультиплексора.
Регистр Мультиплексор на
хранения 8 каналов
Х0 Х1 Х2 Х3 Х4
Х5 Х6
Х7
MUX
Тема 2.1.3.: Сумматоры. Одноразрядный двоичный сумматор. Многоразрядные двоичные сумматоры комбинационного типа. План
1. Основные положения.
2. Одноразрядный двоичный сумматор.
3. Многоразрядный двоичный сумматор: а) последовательный б) парал лельный.
1. Основные положения
Представляют функциональные узлы, выполняющие операцию сложения чисел (в двоичном коде).
По характеру действия делятся на:
комбинационные (не имеющие элементов памяти);
накопительные (сохраняющие результаты вычислений).
В зависимости от способа обработки чисел сумматоры могут быть: последовательные и параллельные. В сумматоры первого типа коды чисел вводятся в последовательной форме, т.е., разряд за разрядом (младшим разрядом вперед), в сумматоры второго типа каждое из слагаемых подается в параллельной форме, т.е., одновременно все разряды.
Рассмотрим сложение двух целых двоичных чисел без знаков А и В с формированием их суммы S.
01011 = А
+ 00011 = В
01110 = S