- •Тема 2.1.1.: Шифраторы, дешифраторы. Основные положения, таблицы истинности, синтез. План
- •Ход лекции
- •1. Представление чисел в различных системах счисления
- •2. Шифратор (кодер).
- •Дешифратор (декодер).
- •Тема 2.1.2: Мультиплексоры, демультиплексоры. Основные положения, таблицы истинности, синтез. План
- •Ход лекции
- •1. Мультиплексор
- •2. Демультиплексор
- •3. Примеры использования имс.
- •Тема 2.1.3.: Сумматоры. Одноразрядный двоичный сумматор. Многоразрядные двоичные сумматоры комбинационного типа. План
- •1. Основные положения
- •2. Одноразрядный двоичный сумматор
- •3. Многоразрядный двоичный сумматор
- •Многоразрядный параллельный двоичный сумматор.
- •Тема 2.1.4: Преобразователи кодов. Основные положения. Таблицы истинности. Синтез. Построение. Компараторы кодов. Основные положения и методы их построения. План
- •Ход лекции
- •1. Основные положения. Таблица истинности преобразователей кодов
- •Преобразование кода 8421 в код 2421
- •2. Синтез. Построение
- •3. Компараторы кодов Основные положения. Принципы построения. Типы компараторов.
- •Типы компараторов.
- •Тема 2.2.1: Интегральные триггеры. Основные понятия, определения, классификация. План
- •Ход лекции
- •Основные понятия
- •2. Классификация триггеров.
- •Тема 2.2.2: Асинхронные и синхронные триггеры. Методы управления. План
- •Ход лекции
- •1. Асинхронный rs – триггер с прямыми входами
- •2. Асинхронный rs – триггер с инверсными входами
- •4. Универсальный jk – триггер
- •7. Синхронный триггер с динамическим управлением.
- •7. Синхронный триггер с динамическим управлением.
Тема 2.1.2: Мультиплексоры, демультиплексоры. Основные положения, таблицы истинности, синтез. План
1. Мультиплексор.
2. Демультиплексор.
3. Примеры использования ИМС .
Ход лекции
1. Мультиплексор
М ультиплексор является устройством, которое осуществляет выборку одного из нескольких информационных входов и подключает его к выходу в соответствии с заданным кодом на управляющих входах.
D0, D1, D2, D3 – информационные входы;
А0, А1 – адресные входы;
С – вход для подачи стробирующего сигнала;
Q – выход;
Каждому информационному входу присваивается адрес. При подаче стробирующего сигнала на вход С мультиплексор выбирает один из входов, адрес которого задается двоичным кодом на адресных входах, и подключает его к выходу.
Н
Адресные входы
Строб.
сигнал
Выходы
А1
А0
С
Q
X
X
0
O
0
0
1
D0
0
1
1
D1
1
0
1
D2
1
1
1
D3
Число информационных входов nинф. и число адресных nадр. связаны:
nинф. = 2nадр.
При отсутствии стробирующего сигнала (С = 0) связь между информационными входами и выходом отсутствует (Q = 0). При подаче стробирующего сигнала (С = 1) на выход передается логический уровень того из информационных входов Di, номер I которого в двоичной форме задан на адресных входах. Так, при задании адреса А1А0 = 112 = 310 на выход Q будет передаваться сигнал информационного входа D3.
По табл. можно записать следующее логическое выражение для Q:
Можно заметить, что для каждого входа D комбинации сигналов управления А1, А2 в мультиплексоре такие же, как в дешифраторе. Следовательно, составной частью мультиплексора является дешифратор.
В случаях, когда требуется передавать на выходы многоразрядные входные данные в параллельной форме, то используется параллельное включение мультиплексоров. Количество необходимых мультиплексоров определяется по числу разрядов передаваемых данных.
Пример: Пусть требуется реализовать функцию, записанную в СДНФ: F = . Т.к. управляющими сигналами 101, 011 и 100 активизируются информационные входы D5, D3 и D4, то подадим на них константу 1, а на остальные – 0. При наличии синхронизирующего входа, на него также необходимо подать 1.
2. Демультиплексор
В функциональном отношении противоположны мультиплексорам. Здесь сигналы с одного информационного входа распределяются в желаемой последовательности по нескольким выходам. Выбор нужной выходной шины обеспечивается кодом на адресных входах.
А – адресный вход
При А = 1 верхний элемент И заперт и на выходе F0 = 0, нижний открыт и работает как повторитель информационных сигналов.
При А = 0 – наоборот.
входы
выходы
А2
А1
Х
С
F0
F1
F2
F3
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0/1 0/1 0/1 0/1 х х х х
0 0 0 0 1 1 1 1
0/1 1 1 1 0 1 1 1
1 0/1 1 1 1 0 1 1
1 1 0/1 1 1 1 0 1
1 1 1 0/1 1 1 1 0