- •Тема 2.1.1.: Шифраторы, дешифраторы. Основные положения, таблицы истинности, синтез. План
- •Ход лекции
- •1. Представление чисел в различных системах счисления
- •2. Шифратор (кодер).
- •Дешифратор (декодер).
- •Тема 2.1.2: Мультиплексоры, демультиплексоры. Основные положения, таблицы истинности, синтез. План
- •Ход лекции
- •1. Мультиплексор
- •2. Демультиплексор
- •3. Примеры использования имс.
- •Тема 2.1.3.: Сумматоры. Одноразрядный двоичный сумматор. Многоразрядные двоичные сумматоры комбинационного типа. План
- •1. Основные положения
- •2. Одноразрядный двоичный сумматор
- •3. Многоразрядный двоичный сумматор
- •Многоразрядный параллельный двоичный сумматор.
- •Тема 2.1.4: Преобразователи кодов. Основные положения. Таблицы истинности. Синтез. Построение. Компараторы кодов. Основные положения и методы их построения. План
- •Ход лекции
- •1. Основные положения. Таблица истинности преобразователей кодов
- •Преобразование кода 8421 в код 2421
- •2. Синтез. Построение
- •3. Компараторы кодов Основные положения. Принципы построения. Типы компараторов.
- •Типы компараторов.
- •Тема 2.2.1: Интегральные триггеры. Основные понятия, определения, классификация. План
- •Ход лекции
- •Основные понятия
- •2. Классификация триггеров.
- •Тема 2.2.2: Асинхронные и синхронные триггеры. Методы управления. План
- •Ход лекции
- •1. Асинхронный rs – триггер с прямыми входами
- •2. Асинхронный rs – триггер с инверсными входами
- •4. Универсальный jk – триггер
- •7. Синхронный триггер с динамическим управлением.
- •7. Синхронный триггер с динамическим управлением.
4. Универсальный jk – триггер
Работает аналогично RS-триггеру (K аналогичен R-входу, а J – S-входу), JK-триггер отличается от синхронного RS-триггера тем, сто не имеет запрещенных комбинаций сигналов на входах J и K, и при J=K=1 триггер инвертирует свое значение.
Состоит из 2-х асинхронных RS – триггеров с инверсными входами и двух КЦУ, каждая из которых содержит две схемы И-НЕ с тремя входами каждая.
Ct |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
Jt |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
Kt |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
Qt |
Qt |
Qt |
Qt |
Qt |
Qt |
Qt |
Qt |
Qt |
Qt+1 |
Qt |
Qt |
Qt |
Qt |
Qt |
0 |
1 |
Qt |
При С=0 входы J и K заблокированы и, следовательно, будут заблокированы входы S и R ведущего триггера 1.
При С=1 в соответствии с информационными сигналами на входах J и К устанавливается состояние ведущего триггера. При этом на входы S и R ведомого триггера 2 поступают сигналы, при которых его предыдущее состояние сохраняется.
При С=0, когда входы триггера 1 закрыты для информации, входы триггера 2 открываются, и состояние ведущего триггера воспринимается ведомым триггером.
Для построения сложных схем применяют JK-триггеры с входной логикой. Принцип работы аналогичен предыдущему, однако требуемое начальное состояние триггера сложно установить с помощью входов S и R. Входы I и К имеют по 3 конъюнктивно связанных вывода, что расширяет возможности.
5. Т – триггер (со счетным входом).
6. D – триггер (триггер задержки)
7. Синхронный триггер с динамическим управлением.
Т-триггер получают из JK-триггеров при соединении обоих входов J и K и подаче на них 1. В качестве счетного входа Т используется вход С. При подаче сигнала на вход Т-триггер будет переключаться в состояние противоположное предыдущему.
Ct
Jt
Kt
Qt
Qt+1
0
1
1
Qt
Qt
1
1
1
Qt
Qt
Так как уровень «1» для входов J и K (входов элементов И-НЕ) являлся пассивным сигналом, то можно не предусматривать входы J и K в схеме.
Т |
Qt+1 |
0 |
Q
хранение |
1 |
инверсия |
6. D – триггер (триггер задержки).
Имеет один информационный вход (D) и вход для синхронизации (С). Основное назначение – задержка сигнала, поданного на вход D. D-триггер может быть получен из JK-триггера соединением входа J с входом К через инвертор НЕ. Под действием синхросигнала С информация, поступающая на вход D, принимается в триггер, но на выходе Q появляется с задержкой на один такт.
Ct
Jt
Kt
Qt
Qt+1
0
0
1
Qt
Qt
0
1
0
Qt
Qt
1
0
1
Qt
0
1
1
0
Qt
1
C |
D |
Qt+1 |
0 |
0 |
Q t |
0 |
1 |
Qt |
1 |
0 |
0 |
1 |
1 |
1 |