Задание типа работы микропроцессора

В зависимости от уровней сигнала на входе MN/MX# микропроцессоров может работать в минимальном или максимальном режимах. В минимальном он сам вырабатывает сигналы управления для внешней шины. Этот режим предназначен для построения небольших систем не использующих сопроцессор и позволяет непосредственно к микропроцессору подключать периферийные микросхемы из семейства 8 разрядных микропроцессоров. В персональных ЭВМ применяется максимальный режим при котором сигналы управления системной шиной IOR#, IOW#, MEMR#, MEMWR#, INTA#, ALE вырабатываются контроллером шины 8288 по сигналам состояния микропроцессора.

Шинные циклы микропроцессора

В максимальном режиме работы микропроцессора используемом в ПЭВМ управляющие сигналы системной шины вырабатываются контроллером 8288 и кроме ALE они активны низким логическим уровнем. Это обеспечивает возможность разделяемого управления шиной несколькими устройствами. Временные диаграммы шинных циклов чтения и записи приведены на рисунке. .

Любой цикл может быть неограниченно растянут (микропроцессор вводит необязательный такт ожидания с помощью сигнала готовности READY). Циклы обращения к портам отличаются от циклов памяти использованием шины адреса. При обращении к портам линия адреса А16-19 всегда содержит нули, а линия А8-15 содержит старший байт адреса при косвенной адресации через регистр DX. При обращении по непосредственному 8 битному адресу А8-15 содержит нули. Цикл подтверждения прерывания аналогичен циклу чтения порта, но вместо сигнала IORD# активен сигнал INTA#, а состояние шины адреса микропроцессором не управляется. Передача управления шиной в максимальном режиме осуществляется по сигналам RQ/GT: устройство запрашивающее управление шиной, например сопроцессор генерирует импульс запроса. Микропроцессор закончив очередной цикл по той же линии передает импульс подтверждения и освобождает шину. Шиной начинает управлять сопроцессор, а по завершению своих операций он следующим импульсом сообщает микропроцессору об освобождении шины. Микропроцессор 80х86 имеет некоторые специфические отличия обусловленные двух байтной разрядностью шины данных. Микропроцессор имеет дополнительный сигнал ВНЕ# который совместно с младшим битом адреса А0 определяет использование бит шины данных. Сигнал ВНЕ# присутствует одновременно с действительным адресом. Слово начинающееся с нечетного адреса (невыравненое) передается микропроцессором по 16-ти битной шине данных за два цикла, выравненое за один цикл. Для подключения 8 битных контроллеров имеющих несколько адресуемых регистров, например 8237А, 8253, 8255, 8259А компьютер должен иметь `косой' двунаправленный буфер соединяющий D0-D7 шины данных с битами AD8-15 микропроцессора. Этот буфер должен открываться при комбинации BHE#=0,A0=1.

Основные особенности архитектур микропроцессоров 286, 386 и 486 Общие характеристики структуры

В этих микропроцессорах реализованы защита памяти, КЭШ память, сегментированная виртуальная память и т.д. Микропроцессор 286 (1982 год) представляет собой второе поколение 16 разрядных микропроцессоров. Его кристалл содержит 130000 транзисторов. Он заключен в квадратный корпус с 68 контактами, расположенными по четырем сторонам корпуса. Используется один уровень питающего напряжения +5 В. Тактовая частота от 8 до 10 МГц, производительность в 2-3 раза выше чем у 80х86. Он адресует до 16 Мбайт физической памяти. В нем реализована конвейерная обработка команд и данных. Многозадачный и многопользовательские режимы работы. И система управления виртуальной памятью до 1 Гбайта. Самым существенным отличием от 80х86 является механизм управления адресацией памяти, обеспечивающий 4-х уровневую систему защиты и поддержку виртуальной памяти. Специальные средства предназначены для поддержки механизма переключения задач. Микропроцессор имеет расширенную систему команд, которая кроме команд управления защитой включает все команды 80х86 и несколько новых команд общего назначения. Микропроцессор может работать в двух режимах: в реальном полностью совместимым с 80х86 и в защищенном. В реальном режиме возможна адресация до 1 Мбайта физической памяти. В защищенном микропроцессор позволяет адресовать до 16 Мбайт физической памяти через которые при использовании механизма страничной адресации могут отображаться до 1 Гбайта виртуальной памяти каждой задаче. Система команд в этом режиме так же включает набор команд 80х86 расширенный для обеспечения аппаратной реализации функций супервизора многозадачной операционной системы и виртуальной памяти. Переключение в защищенный режим осуществляется одной командой (с предварительно подготовленными таблицами дескрипторов). Обратное переключение в реальный режим возможно только через аппаратный сброс микропроцессора, что требует значительного времени. По составу и назначению в реальном режиме регистры 286 в основном совпадают с регистрами 80х86. Изменения касаются на значении бит регистра флагов и использовании сегментных регистров в защищенном режиме. Микропроцессор 286 имеет 16 битную шину данных и 6 байтную очередь команд. За счет архитектуры сокращено время выполнения операций. Предусмотрена возможность использования математического сопроцессора 80х287. Под управлением MS-DOS 286 обычно используют в реальном режиме. Защищенный режим используют ПОС типа XENIX, UNIX, OS/2, NetWare 286 и оболочка MS WINDOWS.

16).Понятие, структура и виды КЭШа.

Скорость работы ЭВМ повышается использованием более быстродействующих электронных схем, а также специальных архитектурных решений (конвейерная и векторная обработка данных и др.). Быстродействие памяти все время отстает от быстродействия микропроцессора. Для согласования применяют структурные решения: конвейеризацию процедур цикла выполнения команды, расслоение оперативной памяти, буферизацию. Расслоение оперативной памяти путем многомодульного построения с <веерной> (чередующейся) адресацией при которой смежные адреса информационных единиц соответствующих ширине выборки (слово, двойное слово и так далее) принадлежат разным модулям повышает пропускную способность оперативной памяти за счет перекрытия во времени обращения к разным модулям памяти.

Буферизация _ это использование включенных между микропроцессором и оперативной памятью существенно более чем операционная память быстродействующих буферных памятей сравнительно небольшой емкости, из-за их программной недоступности они называются <кэшами> _ тайниками. При обращении микропроцессора к оперативной памяти для считывания в КЭШ передается блок информации содержащий, в том числе и нужное слово. При этом происходит опережающая выборка, так как высока вероятность того, что ближайшие обращения будут происходить к словам этого же блока уже находящемся в кэше, это значительно уменьшает среднее время выборки данных. Эффективность кэша зависит от его емкости, размера блока, соотношения времен считывания слова из кэша и блока из оперативной памяти.

Последнее значительно уменьшается при использовании расслоения оперативной памяти. Выделяют два типа КЭШ _ памяти:

• с запоминанием новой информации одновременно в кэше и операционной памяти (сквозное запоминание), при этом всегда в операционной памяти есть последняя копия хранящейся в кэше информации. Однако в этом случае длинный цикл операционной памяти снижает цикл производительности микропроцессорного устройства;

• запоминание новой информации только в кэше и копированием ее в оперативную память только при передаче в другие устройства или при вытеснении ее из кэша.