- •Введение
- •Принципы построения пк
- •Классификация памяти
- •1. По способу хранения (по виду запоминающего элемента)
- •2. По способу обращения:
- •3. По методу доступа.
- •Основные характеристики памяти
- •Имс статической памяти
- •Диаграммы работы статической памяти
- •Имс динамической памяти
- •Структурная схема динамической памяти
- •Временные диаграммы
- •Пакетный цикл Burst
- •Имс оперативной памяти
- •Пропускные способности различных типов памяти
- •Модули simm-30, sipp, simm-72
- •Модули dimm-168
- •Применение модулей dram в оперативной памяти Модули dimm-184 ddr sdram
- •Модули dimm-240 ddr2 sdram
- •Модули rimm
- •Маркировка
- •Банк памяти
- •Кэш память
- •Варианты установки кэш:
- •Функция отображения
- •Кэш с прямым отображением Основная память
- •-Адрес основной памяти
- •Множественно- ассоциативное отображение
- •Асинхронная статическая память
- •Прямой, обратный и дополнительный код
- •Типы данных
- •Форматы вещественных чисел
- •Алгоритм перевода числа из десятичного в вещественное
- •Регистры общего назначения процессора
- •Регистры специального назначения
- •Арифметико-логическое устройство
- •Организация памяти
- •Режим работы процессора
- •Сегментирование памяти
- •Физический адрес (фа)
- •Базовый адрес (ба)
- •Относительный адрес (оа)
- •Режим работы процессора
- •Разряд Формирование физического адреса в режиме реальных адресов
- •Формирование физического адреса в защищенном режиме
- •Логический адрес Формирование физического адреса при страничной сегментной организации памяти в 32-х битном режиме
- •Непосредственное значение Структуры команд
- •Способы адресации операндов
- •Режимы адресации процессора Pentium 4
- •Микропроцессорное устройство управления
- •Сигналы магистрали процессора
- •Типы циклов магистрали
- •Циклы захвата магистрали
- •Инициализация процессора.
- •Частоты, используемые в системе.
- •Производительность процессора.
- •Шина isa
- •Система прерываний.
- •Не маскируемые Аппаратные прерывания
- •Принцип работы контроллера pdp.
- •Системный таймер
- •Структура управляющего регистра.
Структура управляющего регистра.
В его качестве используется 8 разрядный регистр обращение к которому производится через порт ввода-вывода 43h. [7,6] разряд выбор счетчика то есть канал к которому передается команда.
[0,0] канал нулевой [0,1] первый [1,0] второй [1,1] зарезервированный
[5,4] выбор режима обращения.
[0,0] сохранение текущего режима, [0,1] младший байт (MSB), [1,0] старший байт (LSB), [1,1] LSB и MSB.
[3,2,1] режим работы счетчика, [0,0,0] генерирование прерывания по переполнению, [0,0,1] режим ждущего мультивибратора, [Х,1,0] генератор немиандровой последовательности, [Х,1,1] генератор миандра, [1,0,0] счетчик событий, [1,0,1] счетчик событий с перезапуском.
[0] режим счета , когда ноль 2 счетчик, а когда 1 тогда двоично-десятичный счетчик.
Канал 0 адрес 40h, счетчик управления системными часами генерирует прерывания на вход IRQ 0 каждые 54,936 мсек. Системные часы находятся в области данных БИОС.
Канал2 адрес 41h счетчик регенерации памяти, выход счетчика соединен с линиями DRQ 0, максимальное 15,6 мксек.
Канал 2 адрес 42h канал управления звуком, канал рассчитан на подключение малогабаритного динамика, звук генерируется последовательностью генерируемой 2 каналом таймера. Частота этой последовательности определяет частоту звучания динамика то есть его тональность. Частота изменяется программированием коэффициента деления, чем коэффициент больше тем частота меньше. Длительность изменяется управлением 0 и 1 разрядами порта 61h.