- •Введение
- •Принципы построения пк
- •Классификация памяти
- •1. По способу хранения (по виду запоминающего элемента)
- •2. По способу обращения:
- •3. По методу доступа.
- •Основные характеристики памяти
- •Имс статической памяти
- •Диаграммы работы статической памяти
- •Имс динамической памяти
- •Структурная схема динамической памяти
- •Временные диаграммы
- •Пакетный цикл Burst
- •Имс оперативной памяти
- •Пропускные способности различных типов памяти
- •Модули simm-30, sipp, simm-72
- •Модули dimm-168
- •Применение модулей dram в оперативной памяти Модули dimm-184 ddr sdram
- •Модули dimm-240 ddr2 sdram
- •Модули rimm
- •Маркировка
- •Банк памяти
- •Кэш память
- •Варианты установки кэш:
- •Функция отображения
- •Кэш с прямым отображением Основная память
- •-Адрес основной памяти
- •Множественно- ассоциативное отображение
- •Асинхронная статическая память
- •Прямой, обратный и дополнительный код
- •Типы данных
- •Форматы вещественных чисел
- •Алгоритм перевода числа из десятичного в вещественное
- •Регистры общего назначения процессора
- •Регистры специального назначения
- •Арифметико-логическое устройство
- •Организация памяти
- •Режим работы процессора
- •Сегментирование памяти
- •Физический адрес (фа)
- •Базовый адрес (ба)
- •Относительный адрес (оа)
- •Режим работы процессора
- •Разряд Формирование физического адреса в режиме реальных адресов
- •Формирование физического адреса в защищенном режиме
- •Логический адрес Формирование физического адреса при страничной сегментной организации памяти в 32-х битном режиме
- •Непосредственное значение Структуры команд
- •Способы адресации операндов
- •Режимы адресации процессора Pentium 4
- •Микропроцессорное устройство управления
- •Сигналы магистрали процессора
- •Типы циклов магистрали
- •Циклы захвата магистрали
- •Инициализация процессора.
- •Частоты, используемые в системе.
- •Производительность процессора.
- •Шина isa
- •Система прерываний.
- •Не маскируемые Аппаратные прерывания
- •Принцип работы контроллера pdp.
- •Системный таймер
- •Структура управляющего регистра.
Множественно- ассоциативное отображение
Технологии прямого и ассоциативного отображения могут использоваться совместно в этом случаи в блоке кэша объединяются в множество. И каждый блок основной памяти может, расположатся в любом из блоков определенного множества. При чём вероятность конфликтов одним из недостатков прямого отображения значительно снижаются. Такой кэш получивший название множественно- ассоциативного дешевле в целом ассоциативного, по сколку в нём уменьшена область ассоциативного поиска. Рассмотрим принцип множественно- ассоциативного отображения на примере кэша, с 64 множествами по два блока в каждом.
3
2
1
Кэш
Основная память
-Адрес основной памяти
Слово
Множество
4
6
Тег
6
Блок 0
Блок 1
Блок 63
Блок 64
Блок 65
Блок 127
Блок 128
Блок 129
Блок 4095
Тег
Тег
Тег
Тег
Тег
Блок 2
Блок 127
Блок 126
Блок 3
Блок 1
Блок 0
Тег
Адресация кэш памяти
Оперативная память логически разбивается на страницы, объём страницы равен объёмы кэш памяти. Кэш память разбивается на строки размер строки равен стандартному пакетному циклу умноженного на разрядность шины данных. С каждой строкой кэш памяти связана ячейка памяти тегов , в которой хранится признак соответствия содержимого строки и блока оперативной памяти. Физический адрес ячейки в оперативной памяти в кэше прямого отображения состоит из трёх частей. Старшая часть определяет признак, по которому производится поиск, слово определяет, откуда из оперативной памяти будут считаны данные в кэш и блок определяет какому байту в строке должно производится обращение. При обращении к памяти контролер кэш сначала определяет, в какой строке кэш памяти должна содержатся информация и в какой ячейки памяти тегов необходимо искать признак. Затем контролер сравнивает номер страницы содержимом памяти ячейки к памяти тегов. Если значение совпали, то считается что произошло кэш попадание. Из кэш памяти будет считан байт номер, которого указан в адресе. Это значение будет передано процессору, если признаки не совпали, говорят что произошел кэш промах. И обращение передаётся к оперативной памяти, из оперативной памяти считывается строка, с указанной страницы и передаётся в кэш память. После чего обмен происходит так же как при кэш попадании. Памяти тегов будут выделены два атрибута V(достоверность) и M(модификация).
Алгоритмы кэширование и сохранение результатов. Результат вычисление процессора может сохранятся с использование одного из алгоритмов:
-
WT (Write Trought) - алгоритм с прямой записью, результат вычислений всегда сохраняется в оперативной памяти и а в случаи кэш попадании в кэш память.
Недостатком является постоянное обращение к оперативной памяти, что уменьшает скорость работы.
Достоинством является то что в оперативной памяти всегда хранится обновленная информация.
-
WB (Write Back)- алгоритм с отложенной записью, в случаи кэш попадании данные сохраняются только в кэш памяти. В случаи кэш промаха в оперативной.
Достоинством является увеличение быстро деятельности за счёт меньше количества обращения к оперативной памяти.
Недостатком является необходимость принудительного копирования данных из кэша в оперативную память.
В случаях когда:
-
Строка кэш памяти потребовалась для сохранения другой информации.
-
Какое либо устройство ввода-вывода обращается к оперативной памяти через канал прямого доступа миную процессор, а следовательно и кэш.
Разновидности ИМС статической памяти используемы для построения кэш.