- •Введение
- •Принципы построения пк
- •Классификация памяти
- •1. По способу хранения (по виду запоминающего элемента)
- •2. По способу обращения:
- •3. По методу доступа.
- •Основные характеристики памяти
- •Имс статической памяти
- •Диаграммы работы статической памяти
- •Имс динамической памяти
- •Структурная схема динамической памяти
- •Временные диаграммы
- •Пакетный цикл Burst
- •Имс оперативной памяти
- •Пропускные способности различных типов памяти
- •Модули simm-30, sipp, simm-72
- •Модули dimm-168
- •Применение модулей dram в оперативной памяти Модули dimm-184 ddr sdram
- •Модули dimm-240 ddr2 sdram
- •Модули rimm
- •Маркировка
- •Банк памяти
- •Кэш память
- •Варианты установки кэш:
- •Функция отображения
- •Кэш с прямым отображением Основная память
- •-Адрес основной памяти
- •Множественно- ассоциативное отображение
- •Асинхронная статическая память
- •Прямой, обратный и дополнительный код
- •Типы данных
- •Форматы вещественных чисел
- •Алгоритм перевода числа из десятичного в вещественное
- •Регистры общего назначения процессора
- •Регистры специального назначения
- •Арифметико-логическое устройство
- •Организация памяти
- •Режим работы процессора
- •Сегментирование памяти
- •Физический адрес (фа)
- •Базовый адрес (ба)
- •Относительный адрес (оа)
- •Режим работы процессора
- •Разряд Формирование физического адреса в режиме реальных адресов
- •Формирование физического адреса в защищенном режиме
- •Логический адрес Формирование физического адреса при страничной сегментной организации памяти в 32-х битном режиме
- •Непосредственное значение Структуры команд
- •Способы адресации операндов
- •Режимы адресации процессора Pentium 4
- •Микропроцессорное устройство управления
- •Сигналы магистрали процессора
- •Типы циклов магистрали
- •Циклы захвата магистрали
- •Инициализация процессора.
- •Частоты, используемые в системе.
- •Производительность процессора.
- •Шина isa
- •Система прерываний.
- •Не маскируемые Аппаратные прерывания
- •Принцип работы контроллера pdp.
- •Системный таймер
- •Структура управляющего регистра.
Не маскируемые Аппаратные прерывания
Такие прерывания генерируются при возникновении критических ситуаций аппаратуры. Запрос на не маскируемые аппаратные прерывания могут поступить на вход NMI. ( может возникать от схем контроля четности оперативной памяти) либо на вход SMI( от схем чипсета участвующий в управлении энергопитанием).
Программируемый контроллер прямого доступа к памяти.
Контроллер прямого доступа используется для выполнения операций, передачи данных между оперативной памятью и устройствами ввода вывода. Процессор в обмене не участвует. Контроллер сам формирует физический адрес ячейки оперативной памяти. Контроллер DMI состоит из 2 частей включенных каскадом и способным поддерживать 7 линий доступа к памяти. Память разбивается на страницы по 128 килобайт. 24 битный адрес делится на 2 части, 16 младших адресов записываются в базовый регистр каналов, старшие 8 записываются в регистр страниц.
Принцип работы контроллера pdp.
1Контроллер устройства ввода-вывода формирует запрос контроллеру прямого доступа по шине DRQ. (линии запросов DRQ выделяются устройству при конфигурировании)
2 получив запрос пкп формирует сигнал HOLD процессору запрашивая доступ к магистрали.
3 процессор заканчивает выполнение текущей команды, переводит свои шины в 3 состояние и подтверждает передачу управления шины сигналом HLDA .
4 DMA формирует сигнал устройству ввода-вывода начало цикла прямого доступа к памяти.
5 контроллер прямого доступа формирует адрес прямого доступа к ячейки памяти и управляющие сигнал (IOR#, MIR#, IOW#) по окончанию цикла прямого доступа контроллер либо повторяет цикл изменив адрес обращения либо завершает обмен снятием управляющих сигналов.
Системный порт 61h.
В качестве него используется 8 разрядный регистр обращение к которому производится через порт ввода-вывода. Функции системного порта 61h.
1 Разрешение и определение источника прерываний поступающих на вход NMI.
2 Управление звуком системного динамика 61[7] флаг ошибки контроля четности памяти либо шины PCI. 61[6] ошибка шины ISA, 61[5] выход 2 канала системного таймера, 61[4] выход 1 канала системного таймера(регенерация памяти), 61[3] бит разрешения прерываний ошибок шины ISA, 61[2] бит разрешения прерываний схем контроля четности ОЗУ и шины PCI, 61[1] разрешение работы 2 канала системного таймера, 61[0] включение системного динамика.
Системный таймер
Состоит из 3 каналов и регистра управления. Каждый канал содержит 16 разрядный регистр счетчик, и 16 разрядный регистр для хранения коэффициента деления входной частоты.
На вход всех каналов подается последовательность с частотой 1,19318 Мгц. Для обращения к каналам используются каналы 40,41,42 соответственно. Обращение к управляющему регистру производится через 43 канал ввода-вывода. Обмен данных с каналами производится 8 битными передачами. При передачи можно задавать или значение старшего или значение младшего байта или передавать их последовательно сначала младших затем старших. Программирование каналов производится определением значения управляющего регистра для каждого сигнала по отдельности.