2.2 Розробка функціональної схеми.
Мікропроцесорний модуль є по суті основним вузлом мікропроцесорної системи. В його склад входить сам мікропроцесор, тактовий генератор, буферні регістри, шинний формувач, дешифратор адреси контролера переривань і контролер переривань. Функціональна схема мікропроцесорного модуля представлена на рисунку 2.3.
Рисунок 2.3 Функціональна схема мікропроцесорного модуля.
Генератор тактових імпульсів виконаний на мікросхемі 8284. Генератор має в своєму складі кварцовий резонатор для забезпечення підвищеної стабільності частоти сигналу, що генерується, кнопку скидання яка забезпечує видачу генератором на вхід процесора сигналу reset, RC ланцюг, який виключає ефект “брязкоту” контактів при натисненні кнопки скидання. Генератор має п'ять входів і три виходи. До входів X1 і X2 підключається кварцовий резонатор, вхід F/C служить для вибору внутрішнього або зовнішнього задаючого генератора, при подачі на нього логічного “0” генерація тактових імпульсів проводиться внутрішнім генератором, при подачі “1” – зовнішнім задаючим генератором, вхід CSN дозволяє забезпечити синхронізацію тактових сигналів шляхом скидання дільників частоти при роботі від зовнішнього задаючого генератора. Входи F/C і CSN в даній схемі заземлені. До входу RESET підключається кнопка скидання. На виході CLK підключеному до входів Ф1 і Ф2 процесора, формується тактовий сигнал, що генерується генератором. Вихід RESET служить для видачі сигналу скидання, і підключений до входу RESET процесора. Вихід READY генератора підключений до входу READY процесора, і видає сигнал готовності генератора.
Як центральний процесор використовується мікросхема мікропроцесора I8085. Ця мікросхема має шістнадцять виходів AD0-AD15, що забезпечують видачу адреси на шину адреси. Ці виходи підключені до двох мікросхем 8282. До однієї мікросхеми 8286 підключені виходи даних D0-D7. Сигнал HLDA сформований мікропроцесором є стробуючим сигналом для буферних регістрів RG. Сигнал RD визначає тип інформації передаваної у нинішній момент на шину D0-D7 (дані). Сигнал W/R є стробуючим сигналом читання і запису. На вхід INT поступають сигнали запиту переривання від контролера переривань, з виходу INTЕ назад в контролер переривань поступають сигнали підтвердження переривання.
Буферні регістри виконані на восьми розрядних мікросхемах 8282. Входи даних цих мікросхем підключені до виходів A0-A15 мікропроцесора, виходи підключені до шини адреси. На вхід стробування STB поступає сигнал сторбування адреси HLDA з процесора, до входу вибору мікросхеми OE підведений логічний “0”.
Шинний формувач виконаний на восьми розрядній мікросхемі 8286. Входи даних цієї мікросхеми підключені до виходів D0-D7 мікропроцесора, виходи підключені до шини даних. До входу вибору мікросхеми CS підведений сигнал DBIN сформований процесором.
На мікросхемі DD6 виконаний дешифратор адреси для контролера переривань (8259). До входу дешифратора підключені всі розряди шини адреси. На виході дешифратора формується логічний “0” якщо всі розряди шини адреси знаходяться в стані логічного “0”. Вихід дешифратора підключений до входу CS (вибір мікросхеми) контролера переривань.
Контролер переривань виконаний на мікросхемі 8259. Мікросхема підключається до шини даних через виходи D0-D7. Вхід A0, підключений до молодшого розряду шини адреси використовується для вибору регістрів контролера при обміні даними між контролером і процесором. Вихід INT підключений до входу процесора INTE використовується для формування запиту переривання контролером, у свою чергу вхід контролера INTA забезпечує отримання підтвердження переривання. Сигнали R і W є стробуючими сигналами читання і запису інформації відповідно. Вхід SP підтягнутий до логічної “1”, служить для вибору ролі мікросхеми (ведучий “1”, ведений “0”) якщо використовується декілька мікросхем одночасно.
На входи IR0, IR1 поступають запити переривання від модуля введення/виведення.