Демультиплексор

Демультиплексор или распределитель выполняет функцию обратную мультиплексора, т.е. преобразует последовательный вход в параллельный. Он осуществляет подключения входного сигнала на один из нескольких своих выходов (каналов направления).

Для случая, когда n=4, демультиплексор в соответствии с сигналами на адресных входах V₁ и V₂передает двоичную информацию со входа на один их четырех выходовy₁,y₂,y₃,y₄. В схеме даны описания логическими функциями перехода для каждого выхода.

Рис. 15-9. Логическая схема демультиплексора.

Схема сравнения или компаратор.

Цифровые компараторы применяются для выполнения сравнения двух чисел, заданных в двоичном коде. Эти компараторы могут определять для двух двоичных чисел «а» и «» операции а=, а>,a<. На рисунке 4-10 представлена схема одноразрядного компаратора, который представляет собой логический элемент «исключающее ИЛИ-НЕ». Работа схемы представлена таблицей истинности. Если, например, а>обеспечивается для четырехразрядного числа, в четырех случаях:

а₄>₄ , а₄=₄ и а₃>₃ , или а₄=₄ , а₃=₃ и а₂>₂ , или а₄=₄ , а₃=₃ и а₂=₂ , а₁>₁ . В том случае если поменять местами а_iи_i то а<.

Рис.15-10. Логическая схема одноразрядного компаратора.

Таблица истинности одноразрядного компаратора:

а
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

Регистры (узлы накапливающего типа)

Регистр (RG)– это устройство для приема, преобразования, хранения и выдачи по команде информации. В качестве ячейки памяти используютсяRS,DилиJKтриггер, которые могут хранить одноразрядные двоичные числа.

Для хранения n-разрядных чисел необходимо “n” триггеров.

Запись информации и считывание в триггере могут производится:

1. Параллельно, всеми разрядами одновременно, т.е. во все разряды одновременно заносится один такт.

2. Последовательно, т.е. поочередно начиная со старшего или младшего разряда.

По способу ввода или вывода информации регистра различают:

1. Однофазного типа.

В этом случае операция производится только в прямом или только в обратном коде.

2) Парафазного типа.

Это когда запись и считывание производится как в прямом так и в обратном коде.

Регистры также разделяют на:

1. Асинхронные(функцию тактирующих сигналов производят управляющие сигналы)

2. Синхронные (управляющие сигнала стробируются тактирующими импульсами. Стробирующий сигнал - это импульс, выделенный во времени)

Набор элементарных операций:

1. Установка– это запись в операционный элемент двоичного кода (установка «0» во всех разрядах счетчика).

2. Передача – прием– перезапись кода числа из одного операционного элемента в другой.

3. Сдвиг– это изменение положения разрядов кода относительно первоначального.

4. Преобразования– это адресная передача сигнала от многих источников к одному потребителю.

Параллельный статический регистр.

Схема параллельного статического регистра представлена на рис 15-11.

Рис. 15-11. Схема параллельного статического регистра.

Условное обозначение параллельного статического регистра:

Запись и хранение в параллельном статическом регистре .

Начальное состояние или ввод равняется «0», т.е. ввод отсутствует. На входахRSтриггеры устанавливаются «1». Далее на х₂=0, на х₁=1, а при состоянии(запись и чистка) = 1 переключает логический элементи на входеRSтриггераT₁появляется 0, аQ₁=1. (Смотри работуRSтриггера). На входеT₂остается 1 и соответственно на выходеT₂Q₂=0.

Описанную работу регистра – это запись информации в регистр и ее хранение.

Считывание (рисунок 15-11).

На выходах у₁и у₂, работающих в режиме хранения устанавливаются 0 при=1, на у₁=1, на у₂=0. Это и есть процесс считывания информации.

Параллельный регистр построенный на “n” триггерах(рисунок 4-12).

В исходное состояние (нулевое) на все n-триггеров необходимо податьTR=1 (TRподсоединяется ко всемRSтриггерам кRсм. предыдущую схему) запись и чистка.

Чтобы запомнить число х₁значение всех всех егоnразрядов подаются на входы х_i.Подача сигнала Т_пр(прямой)(это тактовый импульс). С числом х₁(х_i1, х_i2, … , х_in), которое хранится в регистре, могут выполняться поразрядные сложение числа, умножение и т.д. Когда подаются сигналы Т_прследующие, триггеры, хранящие значение «1» в разрядах числа х₁, сохраняют своё состояние каким бы ни было значение одноименного разряда х₂, а хранившие «0» либо сохраняют его(если значение одноименного разряда х₂=0), либо переключаются в «1», если в разряде числа х₂есть «1».

Рис. 15-12. Схема параллельного регистра, построенный на “n” триггерах.

Ввод:

Вывод:

Последовательные сдвигающие регистра(RG)

В таких регистрах ввод-вывод регистрируемого кода производится последовательно разряд за разрядом со сдвигами (передачей) состояния предыдущего триггера последующему.

i-1	i	i+1
0	1	1
0	0	1
1	1	0
1	0	1
1	1	0

1 – вправо

0 – влево Сдвиг вправо на 1 разряд соответствует операции деления на 2, а сдвиг влево на 1 разряд соответствует операции умножения.

Последовательный регистр, построенный на D-триггерах(рис 15-13).

Рис. 15-13. Последовательный регистр, построенный на “D” триггерах А) и его временная диаграмма Б).

Условное обозначение последовательного регистра на D-триггерах:

По приходу тактового импульса «С» первый D-триггер записывает код «х» («0» или «1»), находящийся в этот момент на егоD-входе, а каждый следующийD-триггер переключается в состояние, в котором до этого находился предыдущий. Таким образом записываемый сигнал проходит со входаD-триггера к выходу “Q” с задержкой, имеющий длительность большую, чем передний фронт тактового импульса. В этот момент и происходит запись информации. Каждый тактовый импульс последовательно сдвигает код числа в регистре на один разряд. Для записи «n»-разрядного кода необходимо «n» тактовых импульсов.