Параллельный статический регистр.

Схема параллельного статического регистра представлена на рис 15-11.

Рис. 15-11. Схема параллельного статического регистра.

Условное обозначение параллельного статического регистра:

Запись и хранение в параллельном статическом регистре .

Начальное состояние или ввод равняется «0», т.е. ввод отсутствует. На входах RS триггеры устанавливаются «1». Далее на х₂=0, на х₁=1, а при состоянии (запись и чистка) = 1 переключает логический элемент и на входе RS триггера T₁ появляется 0, а Q₁=1. (Смотри работу RS триггера). На входе T₂ остается 1 и соответственно на выходе T₂ Q₂=0.

Описанную работу регистра – это запись информации в регистр и ее хранение.

Считывание (рисунок 15-11).

На выходах у₁ и у₂, работающих в режиме хранения устанавливаются 0 при =1, на у₁=1, на у₂=0. Это и есть процесс считывания информации.

Параллельный регистр построенный на “n” триггерах (рисунок 4-12).

В исходное состояние (нулевое) на все n-триггеров необходимо подать TR=1 (TR подсоединяется ко всем RS триггерам к R см. предыдущую схему) запись и чистка.

Чтобы запомнить число х₁ значение всех всех его n разрядов подаются на входы х_i. Подача сигнала Т_пр(прямой)(это тактовый импульс). С числом х₁(х_i1, х_i2, … , х_in), которое хранится в регистре, могут выполняться поразрядные сложение числа, умножение и т.д. Когда подаются сигналы Т_пр следующие, триггеры, хранящие значение «1» в разрядах числа х₁, сохраняют своё состояние каким бы ни было значение одноименного разряда х₂, а хранившие «0» либо сохраняют его(если значение одноименного разряда х₂=0), либо переключаются в «1», если в разряде числа х₂ есть «1».

Рис. 15-12. Схема параллельного регистра, построенный на “n” триггерах.

Ввод:

Вывод:

Последовательные сдвигающие регистра(RG )

В таких регистрах ввод-вывод регистрируемого кода производится последовательно разряд за разрядом со сдвигами (передачей) состояния предыдущего триггера последующему.

i-1	i	i+1
0	1	1
0	0	1
1	1	0
1	0	1
1	1	0

1 – вправо

0 – влево Сдвиг вправо на 1 разряд соответствует операции деления на 2, а сдвиг влево на 1 разряд соответствует операции умножения.

Последовательный регистр, построенный на D-триггерах(рис 15-13).

Рис. 15-13. Последовательный регистр, построенный на “D” триггерах А) и его временная диаграмма Б).

Условное обозначение последовательного регистра на D-триггерах:

По приходу тактового импульса «С» первый D-триггер записывает код «х» («0» или «1»), находящийся в этот момент на его D-входе, а каждый следующий D-триггер переключается в состояние, в котором до этого находился предыдущий. Таким образом записываемый сигнал проходит со входа D-триггера к выходу “Q” с задержкой, имеющий длительность большую, чем передний фронт тактового импульса. В этот момент и происходит запись информации. Каждый тактовый импульс последовательно сдвигает код числа в регистре на один разряд. Для записи «n»-разрядного кода необходимо «n» тактовых импульсов.