3.1 Дешифратор и шифратор

Дешифратор (декодер) служит для преобразования n-разрядного позиционного двоичного кода в единичный выходной сигнал на одном из 2ⁿ выходов. Потому полный декодер имеет n-входов и 2ⁿ-выходов.

Составим таблицу истинности декодера при n = 2 (рис. 3.1).

№	a	b	Y0	Y1	Y2	Y3
0	0	0	1	0	0	0
1	0	1	0	1	0	0
2	1	0	0	0	1	0
3	1	1	0	0	0	1

Рисунок 3.1 – Таблица истинности декодера

Составим систему собственных функций (ФАЛ для каждого выхода):

по этой системе несложно построить схему дешифратора, которая представляет собой четыре двухвходовых конъюнктора (рис. 3.2):

Рисунок 3.2 – Схемная реализация декодера

Условное обозначение декодера показано на рис. 3.3.

Рисунок 3.3 – Условное обозначение декодера

Декодеры выпускают в виде отдельных микросхем. Например, ИМС К155ИД3 полный декодер 4*16 (рис.3.4)

Рисунок 3.4 – Декодер К155ИД3

Обратите внимание, что четырёхразрядное двоичное число abcd подаётся на входы по старшинству (согласно своему весу).

Декодер можно синтезировать с управляющим входом, например, входом V.

Для этого составим таблицу истинности (рис. 3.5):

№	V	a	b	Y0	Y1	Y2	Y3
0	1	0	0	1	0	0	0
1	1	0	1	0	1	0	0
2	1	1	0	0	0	1	0
3	1	1	1	0	0	0	1
4	0	-	-	0	0	0	0

Рисунок 3.5 – Таблица истинности декодера с входом V

Таблица истинности составлена так, что при V=1 декодер работает как обычно, а при V=0 на всех выходах будут нули. Система собственных функций:

По этим выражениям нетрудно построить схему (рис. 3.6).

Рисунок 3.6 – Декодер с управляющим входом V (valve - клапан)

Декодер является простейшей схемой, но на его основе создают другие, более сложные комбинационные устройства.

Шифратор.

Шифратор (кодер) выполняет функцию, обратную декодеру, то есть преобразует непозиционный (унитарный) двоичный код в n - разрядный позиционный.

Составим таблицу истинности шифратора при n = 2 (рис. 3.7)

№	Z0	Z1	Z2	Z3	a	b
0	1	0	0	0	0	0
1	0	1	0	0	0	1
2	0	0	1	0	1	0
3	0	0	0	1	1	1

Рисунок 3.7 – Таблица истинности кодера

Синтезируем шифратор. Для этого запишем систему собственных функций

,

по которой составим схему (рис. 3.8):

Рисунок 3.8 – Схема шифратора при n = 2

Условное обозначение шифратора и пример микросхемы приведены на рис. 3.9

Рисунок 3.9 – Условное обозначение шифратора

Шифраторы имеются во многих сериях микросхем (К555ИВ3, 533ИВ2).

2. Мультиплексор и демультиплексор

Мультиплексор (коммутатор) это многовходовая комбинационная схема служит для коммутации одного из 2ⁿ информационных входов на выход под действием n управляющих (адресных) сигналов.

Составим схему мультиплексора при n = 2 (рис. 3.10).

Рисунок 3.10 – Схема мультиплексора

Мультиплексор реализует дизъюнкцию элементарных конъюнкций и является универсальным устройством.

,

где Z_i – информационный сигнал, X_i – сигналы с выхода декодера. Условное обозначение мультиплексора (рис. 3.11 а ):

Рисунок 3.11 – Условное обозначение и пример микросхемы

Мультиплексоры выпускаются как отдельные микросхемы. Например, сдвоенный четырёхканальный мультиплексор К155КП2 (рис.3.11 б), который имеет общий декодер на оба канала.

Промышленностью выпускаются мультиплексоры счислом адресных входов 2, 3, 4. Если этого недостаточно, то используют их каскадное включение.

Пусть требуется создать 16и – канальный мультиплексор из 4х – канальных. Значит адрес должен быть четырёхразрядным ХХХХ( 2= 16 ). Этот адрес подаётся на входы декодеров определённым образом (рис. 3.12)

Рисунок 3.12 – Мультиплексор на 16 каналов (16 в 1)

Так как мультиплексор выполняет дизъюнкцию элементарных конъюнкций, то с его помощью можно реализовать любые функции алгебры логики. Пусть, например, задана функция алгебры логики F такой таблицей истинности (рис. 3.13):

№	а	b	c	F	D
0 1	0 0	0 0	0 1	0 1	C
2 3	0 0	1 1	0 1	1 0
4 5	1 1	0 0	0 1	0 0	0
6 7	1 1	1 1	0 1	1 1	1

Рисунок 3.13 – Таблица истинности и входные сигналы D

Возьмем 4-х канальный мультиплексор. Старшую переменную подаем на старший вход декодера, на младший вход декодера поступает следующая переменная. Младшая переменная (С) подаётся на информационные входы, но в зависимости от значения самой ФАЛ. Так, на вход № 0 , определяемый переменными a,b (00), подадим сигнал С, поскольку значения F и C совпадают. На вход № 1 ( 01 ) – сигнал “не С”, поскольку значения F и C противоположны. На вход № 2 ( 10) – сигнал “0”, поскольку значения F не зависят от С и равны нулю. На вход №3 (11) – 1. Тогда реализация исходной ФАЛ будет такой (рис. 3.14)

Рисунок 3.14 – Реализация ФАЛ на мультиплексоре

С точки зрения математики безразлично, какие переменные подавать на адресные входы, а какую переменную на информационные, но с точки зрения практики нет. На информационные входы следует подавать ту переменную, от которой в наименьшей степени зависит МДНФ функции. Это делается для того, чтобы не перегружать выходы источника сигнала. Проверим правильно ли мы поступили ?

Найдем МДНФ нашей функции по карте Карно (рис. 3.15).

Рисунок 3.15 – Карта Карно исходной ФАЛ

В минимальной форме переменная “а” встречается 2 раза, переменная “b” – 3 раза, переменная ”c” – 2 раза. Значит, на информационные входы можно подавать “a” или “c”. Мы поступили верно. Теперь реализуем схему по переменной “а”.

Здесь номер информационного входа задают переменные “bc”, а значение ФАЛ надо сравнивать с переменной “a”. Тогда получим другую реализацию (рис. 3.16).

Рисунок 3.16 – Второй вариант реализации ФАЛ

Демультиплексор.

Выполняет функцию обратную мультиплексору, то есть коммутирует один информационный вход на один из 2ⁿ выходов под действием n управляющих (адресных ) сигналов. Составим схему демультиплексора при n = 2 (рис. 3.17).

Рисунок 3.17 – Демультиплексор на 4 канала

Очевидно, что если на информационный вход (D) подать 1, то это будет дешифратор в чистом виде. Вход D можно использовать как клапан (V) (рис.3.18)

Рисунок 3.18 – Обозначение демультиплексора

Микросхемы так и называются дешифратор – демультиплексор. Например, ИМС КР531ИД14.