7.8. Ацп паралельного кодування.

До найбільш швидкодіючих перетворювачів аналог-код належать АЦП паралельного кодування. Висока швидкодія цього типу АЦП забезпечується за рахунок одночасного квантування сигналу за допомогою набору компараторів, що ввімкнені паралельно джерелу вхідного сигналу. Частота перетворення АЦП визначається часом перемикання компараторів і може досягати МГц.

На рис.7.12 зображено опрощену схему паралельного n-розрядного АЦП з використанням пріоритетного шифратора як кодуючого приcтрою. За допомогою резисторного подільника опорної напруги стабілізованого джерела живлення до входів компараторів прикладаються квантовані рівні, число яких для n-розрядного АЦП становить . Подана на об’єднані входи компараторів напруга одночасно порівнювться з опорними рівнями і з’являвтьоя на її виходах у вигляді унітарного коду. Різниця між опорними напругами двох найближчих компараторів дорівняє . Пріоритетний шифратор при цьому формує на виході n-розрядний код, що відповідає найстаршому активному компаратору, тобто перетворює унітарний код компараторів на двіиковий n-розрядний код.

Рис. 7.12. АЦП паралельного кодування.

Недоліком АЦП паралельного кодування є значні апаратурні витрати, які пропорційні розрядності перетворювача. Наприклад, для восьмирозряцного АЦП паралельного кодування потрібно 255 компараторів. При цьому параметри застосованих елементів схеми, зокрема, резисторів і компараторів, мають бути ідентичними, бо від них залежить точність АЦ-перетворення.

7.9. Ацп подвійного інтегрування.

Розглянуті АЦП мають спільний недолік − відносно низьку завадостійкість, яка обмежує розділювальну здатність перетворювача до рівня . Недостатня розрядність АЦП при цьому знижує і точність АЦ-перетворення. Цей суттєвий недолік практично відсутній у АЦП інтегруючого типу, принцип дії якого полягає у використанні в процесі перетворення операції інтегрування вхідного сигналу за певній відрізок часу. Зрозуміло, що чим вищі вимоги до точності АЦ-перетворення, тим більше часу для їх задоволення потрібно витратити. У тих випадках, коли вимоги до швидкодії невисокі, наприклад у переважній більшості цифрових вимірювальних приладів, доцільно застосувати інтегруючі АЦП. До найефективніших АЦП такого типу належать АЦП подвійного (двотактного) інтегрування.

На рис.7.13 показано блок-схему, а на рис.7.14 – часові діаграми роботи АЦП подвійного інтегрування, що складається з трипозиційного ключа з середнім нейтральним положенням (0), нормально замкненого ключа , інтегратора на ОП, компаратора нуля К, схеми керування, генератора тактових імпульсів, двох схем збігу 1 і 2 та двох лічильників − з фіксованим і змінним (лічильник результату) періодами.

Процес перетворення задопомогою АЦП подвійного інтегрування реалізується таким чином. Повний цикл роботи АЦП складається з двох тактів: перший такт призначений для інтегрування вхідної напруги протягом фіксованого періоду , протягом другого такту за період інтегрується еталонна напруга , що має протилежну полярність до

Рис. 7.13. АЦП подвійного інтегрування.

Рис. 7.14. Часова діаграма АЦП подвійного інтегрування.

Перед початком роботи АЦП ключ знаходиться в нейтральному положенні (0), а ключ закритий, що забезпечує на виході інтегратора рівень напруги трохи більший за нуль, але достатній для підтримання нульового рівня на виході компаратора К. При цьому на виходах 1 і 2 схеми керування також фіксується нуль.

При появі імпульcу запуску сигнали схеми керування переводять ключ , у положення 1, а ключ − у розімкненний стан. При цьому вхідна напруга , яка у даній схемі АЦП передбачається додатної полярності, почне інтегруватись інтегратором на ОП. Отже, починаючи з моменту часу при на виході К з’явиться одиниця, яка змінить стан виходу і схеми керування з нуля в одиниці дасть дозвіл схемі збігу і для подання тактових імпульсів з генератора на лічильник фіксованого періоду . Останній відраховує протягом часу певне число тактових імпульсів і своїм імпульсом переповнення скидує лічильник в 0 та переводить схему керування на другий такт роботи АЦП.

Отже, у кінці першого такту інтегрування у момент часу на виході інтегратора зафіксується напруга

, (7.14)

де − період тактових імпульсів генератора.

Другий такт роботи АЦП починається з того, що на виході схеми керування з’являється сигнал, який переводить ключ в положення: 2, поєднуючи від’ємну напругу на вхід інтегратора, на виході 2 виробляє високий рівень, тобто одиницю, з допомогою якого тепер схема збігу 2 під’єднує генератор тактових імпульсів на вхід лічильника результату. Протягом інтервалу часу лічильник буде підраховувати тактові імпульси доти, поки з виходу 2 схеми керування буде подаватись одиниця на схему абігу 2. При від’ємній еталонній напрузі вихідна напруга інтегратора змінюється у протилежному напрямі, отже, прямує до нуля. Тому в момент при компаратор повернеться у початковий стан і на виході 2 схеми з’явиться керування низького рівня, тобто нуль, при цьому перекривається подача тактових імпульсів на вхід лічильника результату. Решта виходів схеми керування повернуться в початковий стан.

Таким чином, у момент часу на регістрі лічильника результату фіксується числовий код . Оскільки в кінці другого такту роботи АЦП напруга на виході інтегратора тобто

, (7.15)

з рівності отримуємо остаточний вираз перетворення на виході АЦП подвійного інтегрування:

, (7.16)

де − коефіцієнт пропорційності даного способу АЦ-перетворення.

Як видно кінцевий результат за таким способом АЦ-перетворення не залежить від періоду Т_о тактових імпульсів генератора та сталої часу інтегрування RC. Очевидно, що точність розглянутого способу АЦ-перетворення буде залежати від стабільності еталонної напруги U₀ і числа n₀ тактових імпульсів генератора.

Важливою особливістю АЦП подвійного інтегрування є те, що він забезпечує високу завадостійкість завдяки процесам усереднення та згладжування (придушення) швидкозмінних шумових чи завадових складових вхідного сигналу, які можуть бути присутні на вході АЦП. З метою придушення сітьових завад період тактових імпульсів доцільно задавати кратним періоду сітьової напруги, що становить ~0,02с. Розглянуті переваги АЦП подвійного інтегрування дозволяють досить легко досягнути точності перетворення 0,01%. Недоліком цього способу перетворення є мала швидкодія (при заданій розрядності швидкодія АЦП визначається частотою , вибір якої обмежується в основному часом спрацювання компаратора).

8. ІНТЕГРАЛЬНІ ЗАПАМ’ЯТОВУВАЛЬНІ ПРИСТРОЇ*