- •Список прийнятих скорочень
- •1. Математичні основи цифрової техніки
- •1.1. Відображення інформації у цифровій техніці
- •1.2. Системи числення та кодування
- •1.3. Перетворення числової інформації
- •1.4. Двійкова арифметика
- •1.5. Основні поняття та закони бульової алгебри
- •1.6. Визначення та позначення логічних функцій.
- •1.7. Форми зображення логічних функцій.
- •2. Імпульсні схеми на логічних елементах.
- •2.1. Загальні відомості.
- •2.2. Формувачі імпульсів.
- •2.3. Генератори імпульсів.
- •3. Комбінаційні пристрої цифрової техніки.
- •3.1. Шифратори.
- •3.2. Дешифратори.
- •3.3. Мультиплексори.
- •3.4. Демультиплексори.
- •4. Арифметичні пристрої.
- •4.1. Комбінаційні суматори.
- •4.2. Накопичувальні суматори.
- •5. Послідовні пристрої цифрової техніки.
- •5.1. Тригер – двостановий запам’ятовувач інформації.
- •5.2. Класифікація тригерів.
- •5.3. Різновиди тригерів.
- •5.4. Регістри.
- •6. Лічильники.
- •6.1. Загальні відомості.
- •6.2. Класифікація лічильників.
- •6.3. Лічильники з послідовним переносом.
- •6.4. Лічильники з паралельним переносом.
- •6.5. Реверсивні лічильники.
- •6.6. Лічильники з довільним модулем лічби.
- •6.7. Кільцеві лічильники. Лічильник Джонсона.
- •7. Цифро-аналогові та аналого-цифрові перетворювачі
- •7.1. Загальні відомості.
- •7.5. Перемножувальний цап.
- •7.7. Ацп послідовного наближення.
- •7.8. Ацп паралельного кодування.
- •7.9. Ацп подвійного інтегрування.
- •8.1. Загальні відомості.
- •8.2. Оперативні запам’ятовуючі пристрої.
- •8.3. Постійні запам’ятовувальні пристрої.
- •8.4. Програмовані логічні матриці.
- •Література.
- •Додатки.
3.2. Дешифратори.
Дешифратор (Decoder: DC) призначений для розпiзнавання (дешифрацiї)числа, яке подане позицiйним n-розрядним двiйковим кодом. Найчастiше дешифраторвиконує функцiю перетворення двiйкового кода в унiтарний код “1 з”, тобто виконує функцiю, що обернена дiї шифратора, i тому для повного дешифратора справедливе спiввiдношення, де– порядковий номер виходудешифратора. У неповного дешифратора число виходiв m не вiдповiдає значенню, причому.
У загальному випадку повний дешифраторописується системою бульових функцiй, що можуть бути зображенi в УДНФ або в УКНФ як
(3.2)
Як видно з виразу, кожному з виходiв повного дешифратора вiдповiдає одна зкодових комбiнацiй (мiнтерм або макстерм) n-розрядного вхiдного слова. Отже, активним(збудженим)виходомшифратора буде той вихiд, порядковий номер якого дорiвнює значенню вхiдного набору. Наприклад, число виходiв повного трирозрядного дешифратора дорiвнює 8(). Його таблицю iстинностi легко отримати, якщо у табл. 3.1 повного шифратора 8-3 помiняти мiсцямиi. Отже, повний дешифратор 3-8 (рис.3.1,б) описується системою бульових функцiй
|
(3.3) |
У неповного дешифраторає певне число невикористаних вхiдних наборiв. При його синтезi їх можна використати для процедури мiнiмiзацiї частково визначених функцiй i одержати мiнiмальну структуру схеми.
Схему дешифратора (повного або неповного)так само, як i шифратора, можна будувати за лiнiйною або за пiрамiдальною структурою. Якщо, наприклад, будувати повний дешифратор 3-8 за лiнiйною структурою, то згiдно з виразами для його реалізації потрiбно мати 8 ЛЕ типу ЗI. Переваги та недолiки обох принципiв побудови структури дешифратора такi, як i для шифратора.
В iнтегральному виконаннi зустрiчаються як повнi (К155ИД3, К155ИД7), так i неповнi(К155ИД1, К176ИД1, К555ИД6, К555Д10, К561ИД7), а також здвоєнi(К155ИД4)дешифратри.
При необхідності побудувати дешифратор на велику кiлькiсть виходiв на базi дешифраторiв з меншим числом виходiв, застосовують принцип каскадування. Вiн полягає у тому, що данi входи дешифраторiв розбивають довiльним чином на групи, кожна з яких реалiзує свою групу логiчних функцiй. При цьому всi дешифратори повиннi бути керованими, тобто мати дозволяючi входиабо вiльний вхiд старшого розряду.
Для зовнiшнього керування роботою дешифратора 5-32, наприклад за входом, досить вiдокремити входи – обох каскадiв i видiлити їх у додатковий(окремий)вхiд дозволу за входом.
Широке застосування дешифратори мають у пристроях візуальної iндикацiї десяткових цифр на свiтлових табло, що використовують свiтлодiоди, iндикатори на рiдких кристалах, едектролюмiнесцентнi чи електровакуумнi прилади. Такi дешифратори випускають у виглядi мiкросхем середнього ступеня iнтеграцiї конкретного призначення.
3.3. Мультиплексори.
Мультиплексор (Multiplexor:MUX) призначений для передачі (комутації) від одного з кількох інформаційних входів(шини даних) на один вихід. Крім інформаційних входів мультиплексор має адресні входи , двійковий код на яких визначає номер активного інформаційного входу. Який треба під’єднати до виходу схеми. Отже, мультиплексор має входів і один вихід (де– число інформаційних входів; – число адресних входів). Керований мультиплексор має ще один вхід дозволу мультиплексування.
Згідно зі своїм призначенням мультиплексор реалізує логічну функцію
, (3.4)
де – вхідні інформаційні сигнали;– мінтермиадресних змінних , тобто адрес.
Для побудови мультиплексора потрібно мати багатовходовий ЛЕ типу І-АБО, який би забезпечував передачу (комутацію) інформаційної шини даних одного зсигналів, а для керування комутацією – дешифратор. На рис.3.2,а показана схема мультиплексора 4-І, що з допомогоюадресних сигналіві забезпечує вибір одного зданих.Oтже логічна функція мультиплексора 4-І має вигляд.
. (3.5)
У серіях ЦТ зустрічаються мікросхеми мультиплексорів з різним числом адресних кодів, найчастіше На рис.3.2,б показано умовне графічне позначення схеми мультиплексора 8-І КІ55КП7. Особливість цієї мікросхеми в тому, що вона має комплементарний вихід (прямий та інверсний ) і вхід дозволу (причому при ,, а при ). Мультиплексор 8-І КІ55КП7 працює за аналогічною функцією :
(3.6)
а) б)
Рис. 3.2. Схема та умовне позначення мультиплексора.
Для комутування (мультиплексування) великої кількості сигналів застосовують принцип каскадування. Приклад мультиплексування шістнадцятирозрядної шини (даних) каскадування двох мультиплексорів 8-І (мікросхеми КІ55КП7) показано на рис.3.3,а. Даний мультиплексор реалізує логічну функцію
(3.7)
За допомогою мультиплексорів можна реалізувати безліч найрізноманітніших чифрових, а у деяких випадках цифро-аналагових схем. Наприклад, на базі мультиплексорів реалізується: КП багатьох змінних, багатоканальні комутатори цифрових та аналогових сигналів, запам’ятовувальні пристрої, генератори послідовностей двійкових чисел, різні функціональні вузли тощо.
На рис.3.3,б показано приклад застосування мультиплексора 8-І на КМОН– мікросхемі К56ІКП2 як функціонального цифрово-аналогово перетворювача. Задану функцію перетворення можна одержати за допомогою відповідного підбору номіналів вагових резисторів (), опитування яких здійснює даний мультиплексор 8-І керуванням адресним входом. Наприклад, дана схема може бути використана для реалізації 16-східчастої апроксиметрії синусоїди, що потрібно, зокрема, для побудови ЧМ-модулятора. Для одержання додатної та від’ємної півхвилі резистори мають бкти під’єднані відповідно до від’ємної () і додатної () напруги. Період апроксимативної синусоїди визначатиме частота опитування вагових резисторів.
Крім наведених прикладів застосування мультиплексор можна використовувати також і для перетворення паралельного коду, який подано на інформаційні входи, в послідовний, якщо з допомогою лічильника імпульсів потактно змінювати стан адресних входів мультиплексора. Цим способом можна також виконувати послідовне опитування сигналів на інформаційних входах мультиплексора.
а) б)
Рис. 3.3. Схеми застосування мультиплексорів.