Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Цифровая и микропроцессорная техника. Учебное пособие
.pdf
3.7. Дешифраторы и шифраторы
5. Опишите принцип работы 4-разрядного регистра сдвига на JK-триггерах.
Определите цели, для которых служит данный регистр.
6. Дайте определение понятия «счетчик». Объясните, как определяют разрядность счетчика. Объясните понятия «модуль счета» и «емкость счета».
7. Опишите счетчики с единичным кодированием на примере кольцевого
счетчика.
8. Дайте определение понятия «дешифратор». Охарактеризуйте полный
дешифратор. Изобразите его условное графическое обозначение. Дайте
определения понятий «активный выход» и «унитарный код».
9. Дайте определение понятия «шифратор». Определите назначение приоритетного шифратора. Изобразите его условное графическое обозначение.
81
ГЛАВА 4. СПЕЦИАЛЬНЫЕ УЗЛЫ
И УСТРОЙСТВА ЦИФРОВОЙ ТЕХНИКИ
4.1. ПРЕОБРАЗОВАТЕЛИ КОДОВ
Дешифраторы – это специальные устройства для работы с
элементами индикации. В микросхемах ТТЛ они способны коммутировать высокое напряжение для управления неоновыми индикаторами. В настоящее время широкое применение находят
семисегментные индикаторы, выполненные на светодиодах или
жидкокристаллических элементах.
Расположение сегментов в таких индикаторах с их буквенными идентификаторами и примеры формирования некоторых
десятичных цифр представлены на рисунке 4.1.
a
f
e
Рис. 4.1. Расположение сегментов в семисегментном индикаторе
b
g
c
d
h
и варианты формирования символов
Светодиодные индикаторы различаются способом соединения светодиодов: по схеме с общими анодом и катодом. В зависимости от разновидности эти индикаторы подключаются общим
анодом к источнику положительного напряжения величиной
E = 5 В, а общим катодом – к общему проводу.
Достоинством светодиодных индикаторов является хорошая
видимость в условиях недостаточного внешнего освещения.
82
4.1. Преобразователи кодов
Для управления подобными индикаторами используют
специальные дешифраторы, у которых имеются четыре информационных входа и семь выходов. Пример подключения светодиодов семисегментного индикатора к специальному дешифратору
показан на рисунке 4.2.
+E
R1...R
Младший
разряд
Старший
разряд
x
0
x
1
x
2
x
3
DC
1
2
4
8
a
b
c
d
e
f
g
8
h
VD1...VD8
Рис. 4.2. Схема подключения светодиодов семисегментного
индикатора к специальному дешифратору
Предложенный дешифратор способен преобразовать параллельный двоичный код от 0000 до 1001 в соответствующие сигналы управления светодиодами. Он формирует сигналы управления только для сегментов a, b, c, d, e, f, g. Управление запятой h
должно осуществляться дополнительными схемами. Резисторы
необходимы для ограничения тока управления светодиодами.
В некоторых дешифраторах токоограничивающие резисторы
располагают внутри микросхемы. Предложенная схема работает
следующим образом. При подаче на входы x3, x2, x1, x0 двоичного эквивалента десятичного разряда дешифратор формирует на
соответствующих выходах уровни логического «0», что вызывает
протекание токов через соответствующие светодиоды, которые
будут светиться.
83
Глава 4. Специальные узлы и устройства цифровой техники
Пусть на входах присутствует двоичное число, соответствующее десятичной цифре 5. При этом x3x2x1x0 = 0101. Дешифратор
сформирует нули на выходах a, c, d, f, g. На светодиодном индикаторе будет светиться цифра 5.
Для формирования с помощью индикатора более сложных
символов необходимо управлять каждым сегментом. Поскольку
светодиодный индикатор выполняется как законченное изделие,
то на электрических схемах целесообразно использовать его условное графическое обозначение, а не изображать каждый светодиод.
Аналогичные дешифраторы используют для управления
жидкокристаллическими индикаторами, особенностью которых
является необходимость применения генератора импульсов для
обеспечения коммутации полярности подводимого к элементам
индикации напряжения. Импульсы с генератора подаются одновременно на общий для индикатора вход питания и вход управления выходными цепями дешифратора. Одновременно в этом
случае как меняется состояние питающего сигнала, так и происходит поразрядное инвертирование всех выходных сигналов
дешифратора. Такое управление жидкокристаллическим индикатором существенно продлевает срок его службы.
4.2. ЦИФРОВЫЕ КОМПАРАТОРЫ
Компараторы кодов предназначены для сравнения двух двоичных чисел и определения равенств и неравенств, формирования результата в виде цифровых сигналов. Два числа поразрядно
сравниваются, после чего на выходе всей схемы формируется активный сигнал при равенстве входных чисел. Функционирование схемы по каждому разряду подчиняется таблице истинности
(табл. 4.1). В ней ai и bi являются входными переменными, zi –
выходной переменной для разряда с номером i.
Таблица 4.1
Таблица истинности схемы сравнения
ai bi z
0 0 1
0 1 0
1 0 0
1 1 1
84
i
4.2. Цифровые компараторы
Многоразрядные двоичные числа равны, если выполняется равенство в каждом разряде, т. е. zi = 1 для каждого разряда.
Чтобы сформировать окончательный результат сравнения многоразрядных чисел, достаточно выполнить логическое умножение.
Только при поразрядном равенстве выходной сигнал y будет
равен логической «1». В интегральном исполнении, т. е. в виде
микросхем, изготавливают элементы, реализующие функцию
«исключающее ИЛИ».
Схема сравнения на равенство, использующая элементы «исключающее ИЛИ», представлена на рисунке 4.3.
а
1
b
1
а
2
b
2
a
n
b
n
=1
=1
=1
z
1
&
z
n
y
Рис. 4.3. Схема сравнения на равенство
Схема сравнения на неравенство реализуется в виде микросхемы и имеет кроме информационных входов три входа для
стыковки с предыдущей микросхемой и три выхода, которые
являются выходами всей многоразрядной схемы сравнения, или
используется для формирования входных сигналов следующей
микросхемы. Условное обозначение компаратора четырехразрядных двоичных чисел, который реализуется в виде микросхемы во
многих сериях элементов, предложено на рисунке 4.4.
Сравнение многоразрядных чисел выполняют, начиная со
старших разрядов входных чисел: A и B. Предполагается равенство предыдущих, отсутствующих старших разрядов, поэтому на
вход «A=» подается активный сигнал (единица), а на входы «A>»
и «A<» – пассивный сигнал. Если сравниваются числа с разрядностью более четырех, то выходы компаратора старших разря-
85
Глава 4. Специальные узлы и устройства цифровой техники
дов подключаются к одноименным входам компаратора младших
разрядов сравниваемых чисел. Выходами всего многоразрядного
компаратора кодов являются выходы компаратора самых младших сравниваемых разрядов.
А > В
А = В
А < В
Уровень «1»
Старший
разряд
Старший
разряд
А>
А=
А<
А
А
А
А
В
В
В
В
СОМР
А>
А=
А<
0
1
2
3
0
1
2
3
Рис. 4.4. Условное графическое обозначение четырехразрядного
компаратора кодов
4.3. СУММАТОРЫ
Комбинационную схему, предназначенную для сложения
двоичных чисел, называют сумматором. Сумматор любой разрядности обычно строится на одноразрядных полных сумматорах, которые имеют три входа и два выхода. На входы подаются
сигналы соответствующих разрядов суммируемых чисел ai, bi и
сигнал переноса pi из предыдущего, младшего разряда с номером
(i – 1). На одном из выходов формируется сумма в данном разря-
де si, а на другом выходе – перенос в следующий разряд p
i+1
.
Для синтезирования схемы одноразрядного сумматора используют таблицу истинности (табл. 4.2).
86
Таблица 4.2
Таблица истинности одноразрядного сумматора
4.3. Сумматоры
ai bi pi p
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
i+1
s
i
Сумма, как функция трех переменных, минимизации не
подлеж ит. Мож но убедит ься в этом, состави в диаграмму Вейча
для трех переменных. Поскольку функция p
легко реали-
i+1
зуется, можно воспользоваться полученным результатом для
формирования суммы. Рассматривая сумму si как функцию
четырех переменных ai, bi, pi, p
, легко составить диаграмму
i+1
Вейча как частично заданной и, доопределив функцию, выполнить ее минимизацию. Можно не выполнять минимизации
и не анализировать диаграмму Вейча, если обратить внимание на тот факт, что сумма на большинстве наборов значений
переменных равна инверсии переноса p
. Только на нулевом
i+1
наборе требуется сформировать «0», а на последнем наборе,
где все входные переменные равны «1», необходимо обеспечи ть
«1» на выходе переноса p
. Требуемый «0» формируется с по-
i+1
мощью дизъюнкции входных переменных, требуемая «1» – с
помощью конъюнкции.
Функциональная схема одноразрядного сумматора, построенная с использованием полученных выражений, представлена
на рисунке 4.5.
Многоразрядный сумматор на основе одноразрядных полных су мматор ов строится по схеме, предложенной на рисунке 4.6.
87
Глава 4. Специальные узлы и устройства цифровой техники
a
i
b
i
1
&
p
i+1
1
&
p
i
&
a
i
a
i
b
i
p
i
a
i
b
i
p
i
1
&
&
1
&
&
Рис. 4.5. Схема одноразрядного сумматора
p
0
CR
SM
S
p
i+1
s
i
s
0
88
Младшие
разряды
a
0
b
0
A
B
CR
CR
SM
S
a
1
b
1
A
B
CR
Рис. 4.6. Схема увеличения разрядности сумматора
s
1
4.4. Арифметико-логические устройства
4.4. АРИФМЕТИКО-ЛОГИЧЕСКИЕ УСТРОЙСТВА
Арифметико-логическое устройство (АЛУ) представляет собой комбинационную схему, которая способна выполнять ряд
арифметических и поразрядных логических операций над многоразрядными входными числами.
Набор операций, выполняемых АЛУ универсальных ЭВМ,
должен быть функционально полным, т. е. обеспечивать реализацию любого вычислительного алгоритма. При этом функциональную полноту можно обеспечить очень узким набором операций, однако число различных операций, выполняемых в АЛУ,
обычно составляет от нескольких десятков до нескольких сотен.
Это обеспечивает сокращение длины программ и повышение быстродействия ЭВМ в целом.
В любом АЛУ предусмотрена возможность выполнения четырех основных арифметических операций (сложение, вычитание, умножение и деление), нескольких логических операций, а
также сдвигов. Набор операций А ЛУ является одной из основных его характеристик.
В составе АЛУ в общем случае можно выделить четыре группы узлов, соответствующих основным системным процессам:
• хранения:
– регистры, обеспечивающие хранение операндов, промежу-
точных и окончательных результатов;
– триггеры, позволяющие хранить различные признаки ре-
зультатов или какие-либо вспомогательные биты.
В некоторых случаях регистры А ЛУ образуют блок регистровой памяти, а триггеры (флажки) объединяются в регистр состояния;
• передачи:
– шины, соединяющие отдельные блоки АЛУ;
– блоки вентилей (схемы И) и мультиплексоры, обеспечивающие выполнение передачи по выбранному направлению и в
нужный момент времени;
• преобразования:
– сумматоры, выполняющие в ряде случаев несколько различных микроопераций;
– схемы выполнения логических операций, иногда совмещаемые с сумматорами;
89
Глава 4. Специальные узлы и устройства цифровой техники
– схемы коррекции (например, для операций десятичной
арифметики);
– схемы сдвига (сдвигатели);
– преобразователи кодов, служащие для получения обрат-
ных или дополнительных кодов;
– счетчики, используемые для вспомогательных преобразо-
ваний и подсчета числа циклов в циклических операциях;
• управления:
– блок управления АЛУ (если таковой имеется отдельно);
– дешифраторы управляющих сигналов (кодов);
– схемы формирования логических условий (признаков), используемых для организации ветвлений в микропрограммах выполнения операций.
Р1Р2
Р3
Рис. 4.7. Типовая структурная схема АЛУ:
Р1–Р4 – регистры; МП1, МП2 – мультиплексоры; См – комбинационный
сумматор; Сдв – сдвигатель; СхФормПр – схема формирования
признаков (флажков); РП – регистр признаков
МП1
МП2
Вх1
Вх2
См
Сдв
СхФормПр
Р4
РП
Типовая структурная схема АЛУ представлена на рисунке 4.7.
Основным узлом преобразования информации является сумматор, выполняющий операции суммирования и логические операции. В некоторых АЛУ логические операции выполняются в
специальных узлах. Кроме того, преобразования осуществляются
и в сдвигателе. Регистры Р1–Р3 служат для хранения операндов и
промежуточных результатов, регистр Р4 (выходной) используется
90
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]