Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Цифровая и микропроцессорная техника. Учебное пособие
.pdf
3.4. Триггеры
ваться высокий уровень, пока на обоих входах DD2 не установятся уровни логической «1». Это означает, что в точке D будет
поддерживаться уровень логической «1» в течение действия на
входы элемента DD2 наиболее длинного из двух отрицательных
импульсов (на диаграммах напряжений помечены *).
DD1 DD2
&
A
Вход
а
б
Рис. 3.5. Схема одновибратора (а) и диаграммы напряжений (б)
F
&
D
B
А
⁎
В
D
E
⁎
F
C
1,4 В
DD3
&
E
R
F
Выход
t
t
t
t
t
Напряжение в точке Е зависит от процесса заряда конденсатора С через резистор R. По мере заряда конденсатора напряже-
ние на нем растет, а на резисторе, т. е. в точке Е, уменьшается.
Как только это напряжение уменьшится до уровня переключения
логического элемента (1,4 В), на выходе DD3 появится уровень
логической «1». Выходной импульс сформирован. Его длительность определяется постоянной времени RC-цепи и пропорциональна произведению R и C, т. е. определяется разработчиком
схемы. Повторный запуск схемы возможен только после окончания входного импульса и разряда конденсатора.
3.4. ТРИГГЕРЫ
Триггер – это запоминающий элемент с двумя устойчивыми состояниями, изменение которых происходит под действием
51
Глава 3. Типовые элементы и узлы цифровой техники
входных сигналов. Как элемент компьютера, триггер предназначен для хранения одного бита информации, т. е логического «0»
или логической «1». Схема триггера обеспечивает запись, считывание, стирание и индикацию хранимой двоичной информации.
Триггеры делят:
• на асинхронные – запись информации происходит под дей-
ствием информационных сигналов;
• синхронные – запись информации происходит под действи-
ем специальных сигналов – сигналов синхронизации.
На информационные входы триггера поступают потенциальные (статические) сигналы. Входы синхронизации могут быть
как статическими, так и динамическими. Сигнал называется
статическим, если промежуток времени между двумя его изменениями значительно больше времени реакции схемы, в которой
они используются.
Вход называется динамическим, если длительность сигнала,
воздействующего на него, имеет тот же порядок, что и время реакции схемы, возникшей под действием этого сигнала (динамический сигнал должен заканчиваться раньше или сразу же после
окончания переходного процесса). Обычно в качестве динамических сигналов используются фронты и срезы импульсов.
По функциональному признаку (способу переключения триггера сигналом управления) различают RS-триггеры, JK-триг геры,
Т-триггеры, D-триггеры и т. д.
Триггеры позволя ю т реа л изовывать уст р о йст в а пам я ти, а та кже широко используются для построения цифровых устройств,
таких как счетчики, последовательные порты, преобразователи
последовательного кода в параллельный, цифровые фильтры,
применяемые в линиях задержки.
Простейший триггер имеет два входа и два выхода. Выходы
принято обозначать латинскими буквами Q и Q. Выход Q называют прямым, a Q – инверсным. Уровни напряжения на обоих
выходах взаимно инверсны: если сигнал Q = 1, то Q = 0 (еди ничное состояние), либо если Q = 0, то Q = 1 (нулевое состояние).
При поступлении сигналов управления на входы триггера
происходит переключение либо сохраняется исходное состояние.
Результат зависит от предыдущего состояния триггера.
Для описания триггеров используют таблицы истинности
и диаграммы состояний. Важным способом описания работы
триг геров являются временные диаграммы, показывающие не
52
3.4. Триггеры
только логические состояния, но и поведение элементов схемы
во времени.
RS-триггеры. RS-триггер, или триггер с установочными вхо-
дами, получил свое название по обозначениям входов. Подключением на вход S (англ. set – установить) напряжения уровня
логической «1» выход Q устанавливается в состояние логической «1». Подача логической «1» на вход R (англ. reset – сбросить)
позволяет сбрасывать выход Q в нулевое состояние.
Поскольку у инверторов только один вход, то для реализации
RS-триггера можно воспользоваться двухвходовыми элементами
2ИЛИ-НЕ или элементами 2И-НЕ. Логическая схема, построенная на элементах 2И-НЕ, приведена на рисунке 3.6. Входы R и S
инверсные.
S
&
Q
Q
T
R
&
R
а б
Рис. 3.6. RS-триггер на логических элементах 2И-НЕ:
а – схема; б – условное графическое обозначение
Q
Q
S
Допустим, что на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента 2И-НЕ
Q присутствует логический «0», то на выходе нижнего элемента
2И-НЕ должна находиться логическая «1», которая соответствует
логическому «0» на выходе Q. Если на выходе верхнего элемента
2И-НЕ Q перв онач а льно прису тствует лог ическа я «1», то на выхо -
де ни ж него элемента 2И-НЕ бу дет логический «0», соответствующий логической «1» на выходе Q. Таким образом, при единичных
уровнях напряжения на входах R и S схема RS-триггера устойчиво хранит свое исходное состояние, другими словами, находится
в режиме хранения информации.
Допустим, что на вход S триггера подается нулевой уровень
напряжения, а на вход R – единичный. Согласно таблице истинности элемента 2И-НЕ на выходе Q появится единичный
53
Глава 3. Типовые элементы и узлы цифровой техники
потенциал. Это приведет к появлению на инверсном выходе Q
триггера напряжения нулевого логического уровня. Теперь, даже
если снять нулевой потенциал с входа S, на основном выходе Q
триггера останется единичный потенциал, т. е. в триггер была
записана логическая «1».
Точно так же можно записать в триггер и логический «0».
Для этого следует на вход R установить низкий уровень напряжения, а на вход S – высокий.
Не разрешается одновременная подача напряжения низкого
уровня на оба входа RS-триггера, так как невозможно одновременно записать в триггер логическую «1» и логический «0».
Работа RS-триггера характеризуется таблицей переключений.
Индексы n и n + 1 означают принадлежность сигнала моменту
времени tn и следующему за ним t
(табл. 3.2).
n + 1
Таблица 3.2
Таблица переключений RS-триггера
R
1 1 Q
1 0 1 0
0 1 0 1
0 0 Неопределенное состояние
S
Q
n+1
n
Q
n+1
Q
n
Триггер с установочными входами можно построить и на
двухвходовых логических элементах 2ИЛИ-НЕ (рис. 3.7). Так как
RS-триггер при построении его на логических элементах 2И-НЕ
или 2ИЛИ-НЕ работает одинаково, то его условное графическое
изображение на принципиальных схемах тоже одинаково.
R
1
Q
1
S
а б
Рис. 3.7. RS-триггер на логических элементах 2ИЛИ-НЕ:
а – схема; б – условное графическое обозначение
54
Q
Q
T
S
Q
R
3.4. Триггеры
Единственное отличие в работе этой схемы триггера будет
заключаться в том, что его сброс и установка будут производиться единичными логическими уровнями. Эти особенности реализации схемы триггера связаны с принципами работы инверсной
логики ИЛИ-НЕ. Работа RS-триггера характеризуется таблицей
переключений (табл. 3.3).
Таблица 3.3
Таблица переключений RS-триггера
R S Q
0 0 Q
0 1 1 0 Установка единицы S = 1
1 0 0 1 Запись нуля R = 1
1 1 Неопределенное состояние Запрещенная комбинация
n+1
n
Q
n+1
Q
n
Режим работы
Хранение информации
RS-триггер позволяет запоминать состояние элементов его
логической схемы, однако этот процесс не мгновенный. В начальный момент времени существует переходный процесс, связанный с разной скоростью переключения логических элементов.
Иногда это приводит к неправильной записи логических состояний. Для исключения ошибок запоминать состояния логических
элементов в триггерах нужно только в момент, когда все переходные процессы закончены. Этот момент времени обычно определяют с помощью тактового сигнала (сигнала синхронизации).
Все переходные процессы в логической схеме триггера должны
закончиться к моменту появления фронта или среза импульса
синхронизации, подающегося на специальный вход триггера.
JK-триггеры. Функционирование асинхронного JK-тригге-
ра аналогично действию RS-триггера, за исключением состояния неопределенности, присущего RS-триггеру при одновременной подаче единичных уровней напряжения на его входы R и S.
Для RS-триггера это запрещенная комбинация входных сигналов. Вход J JK-триггера является аналогом входа R, а вход K –
входа S, т. е. сигнал «1» на входе J (при K = 0) устанавливает
триггер в состояние «1», а при K = 1 (J = 0) – в состояние «0».
Однако для этих входов не существует запрещенных комбинаций
входных переменных. У JK-триггера отсутствуют состояния неопределенности.
Для исключения запрещенного состояния в схему RS-триггера введены перекрестные обратные связи между выходами
55
Глава 3. Типовые элементы и узлы цифровой техники
и входами. Выход Q RS-триггера соединен с входом R, а вы-
ход Q – с входом S. Такая обратная связь приводит к тому, что
при одновременной подаче на входы J и K двух единиц JK-триггер закономерно изменит свое предыдущее состояние на противоположное.
Схема асинхронного JK-триггера из элементов 2И-НЕ пред-
ставлена на рисунке 3.8.
DD3
J(S)
A3
B3
&
(S)
DD1
&
Q
K(R)
A4
B4
&
(R)
&
Q
DD2
DD4
Рис. 3.8. JK-триггер на логических элементах 2И-НЕ
Работа JK-триггера характеризуется таблицей переключений
(табл. 3.4).
Таблица 3.4
Таблица переключений JK-триггера
К J Q
0 0 Q
n+1
n
0 1 1 0 Установка единицы S = 1
1 0 0 1 Запись нуля R = 1
1 1 Q
n
Q
n+1
Q
Q
Хранение информации
n
Запись инверсного значения
n
Режим работы
Условное графическое обозначение универсального JK-триггера приведено на рисунке 3.9. Его универсальность определяется
многорежимной работой самого JK-триггера и тем, что он может
работать еще и как асинхронный RS-триггер, что позволяет устанавливать JK-триггер в заранее определенное исходное состояние. Из JK-триггера можно построить другие типы триггеров.
56
3.4. Триггеры
Q
ТТ
S
J
C
K
R
Рис. 3.9. Условное графическое обозначение универсального JK-триггера
Q
Для демонстрации многогранных возможностей JK-триггера
рассмотрим использование этого триггера в качестве обнаружителя коротких импульсов (рис. 3.10).
+U
п
Обнаружение
импульса
Q
ТТ
Входной
импульс
Рис. 3.10. Схема обнаружения короткого импульса
S
J
C
K
R
Q
Обнуление
схемы
В данной схеме при появлении на входе C синхроимпульса малой длительности триггер мгновенно перейдет в единичное
состояние, которое может быть обнаружено любой последующей цифровой схемой. Для того чтобы вернуть схему в исходное
«ждущее» состояние, необходимо сбросить триггер в ноль подачей на вход R напряжения нулевого уровня.
Т-триггеры. T-триггер – это устройство с двумя устойчивы-
ми состояниями, управляемое только по одному входу Т. После
поступления на вход T единичного импульса состояние триггера
меняется на прямо противоположное. На основном выходе Q появляется уровень напряжения, который ранее был на Q, и наоборот. Счетным он называется потому, что на выходе Q T-триггера
логический «0» сменяется логической «1» и наоборот при последовательном поступлении импульсов на его вход Т.
Схема Т-триггера на логических элементах 2И-НЕ представлена на рисунке 3.11.
57
Глава 3. Типовые элементы и узлы цифровой техники
DD3
А
&
В
Т
DD4
Рис. 3.11. Т-триггер на логических элементах 2И-НЕ
(S)
(R)
DD1
&
&&
DD2
Q
Q
Когда Q = 1, состояние инверсного выхода Q = 0. Так как
вход А соединен с выходом Q, то на входе А напряжение низкого
уровня. После поступления тактового импульса высокого уровня
на вход Т на верхнем входе RS-триггера S = 1, а на нижнем входе
= 0. На выходе Т-триггера установится напряжение низкого
R
уровня (Q = 0, Q = 1). Когда поступит следующий тактовый импульс, на входе А уже будет напряжение высокого логического
уровня (S = 0, R = 1) и произойдет очередная смена состояния
(Q = 1, Q = 0). Таким образом, таблица переключени й Т-триггера
будет иметь вид, представленный в таблице 3.5.
Таблица 3.5
Таблица переключений Т-триггера
Т Q
0 Q
1 Q
n+1
n
n
Q
n+1
Q
n
Q
n
Т-триггер можно реализовать с помощью универсального
JK-триггера. Для реализации счетного режима работы триггера
на входы J и K подаются уровни логи ческой «1» от ши н ы пи тания
(рис. 3.12). В этом случае JK-триггер переходит в режим поочередного переключения в противоположные состояния каждым
входным импульсом, т. е. работает как счетный T-триггер. Если
эти входы, соединенные параллельно, использовать в качестве
отдельного входа Т, то они образуют отдельный вход разрешения
счета.
В составе больших интегральных схем обычно присутствуют
готовые модули Т-триггеров.
58
3.4. Триггеры
+U
п
Счетный
выход
Q
ТТ
Входной
импульс
Рис. 3.12. Схема счетного Т-триггера, построенного на JK-триггере
S
J
C
K
R
Q
Обнуление
схемы
T-триггеры также применяют в схемах деления и умножения
частоты. Без них трудно было бы реализовать синтезаторы частот,
задающие генераторы в передатчиках и гетеродины в приемниках. Велика роль счетных триггеров и в создании современных
электронных приборов, таких как smart-телевизоры, мобильные
телефоны или GSM-навигаторы. Не менее важна роль T-триггеров в формировании тактовой частоты цифровых микросхем,
таких как центральные процессоры компьютеров, планшетов
или цифровых фотоаппаратов.
D-триггеры. В RS-триггерах для записи нуля и единицы ис-
пользуют разные входы. В то же время 1 бит информации может
принимать значение или нуля, или единицы. Для его передачи
и записи достаточно всего одного провода.
D-триггер, как и все триггеры, предназначен для записи и
хранения 1 бита цифровых данных, а значит, обладает двумя
устойчивыми состояниями. Переключение выходных состояний
D-триггера осуществляют только по одному информационному входу D. Этот триггер можно отнести к синхронным триггерам, так как он переключается тактовым импульсом на входе С.
При поступлении синхроимпульса на выходе Q устанавливается
уровень напряжения, который в этот момент был на входе D. Пе-
реключение триггера тактовым импульсом происходит с некоторым отставанием относительно смены сигнала на входе D. Поэтому D-триггеры еще называют триггерами задержки. Величина
задержки определяется периодом и длительностью тактовых импульсов.
59
Глава 3. Типовые элементы и узлы цифровой техники
Схема D-триггера, построенная из четырех логических эле-
ментов И-НЕ, представлена на рисунке 3.13. Здесь элементы DD1
и DD2 составляют RS-триггер. Элементы DD3 и DD4 предназначены для создания входов D и С.
DD3
D
&
(S)
DD1
&
Q
C
DD4
Рис. 3.13. D-триггер на логических элементах И-НЕ
(R)
&&
Q
DD2
Если D = 1, т о при полож и т ел ь ном та кт о в о м имп у ль с е на входе С на выходе DD3 появляется сигнал низкого уровня. Сиг-
нал активного низкого уровня S = 0 устанавливает на выходе Q
RS
-триггера напряжение высокого уровня (Q = 1). При этом на
выходе DD4 действует напряжение высокого уровня, так как на
его верхнем входе напряжение низкого уровня, т. е. на выходе
элемента DD4 формируется необходимый для RS-триггера сигнал R = 1 высокого уровня. Таким образом, на выходе D-триггера Q = 0.
Если вход D = 0, то при положительном тактовом импульсе на входе С на выходе DD3 будет напряжение S = 1 высокого
уровня и DD4 создаст сигнал R = 0. D-триггер переключится в
состояние Q = 0 и Q = 1. Таким образом, логическое состояние входа D переходит на основной выход D-триггера в момент
поступ ления тактового импульса на вход С.
3.5. РЕГИСТРЫ
Регистр – это типовой функциональный узел компьютера,
предназначенный для приема, временного хранения, преобразования и выдачи n-разрядного двоичного слова.
Регистры применяют в устройствах памяти, элементах задержки, преобразователях последовательных кодов в параллельные и наоборот, кольцевых распределителях сигналов и т. д.
60
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]