Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Цифровая и микропроцессорная техника. Учебное пособие
.pdf
Название
Отрицание
(инверсия,
дополнение
3.1. Система логических элементов
Основные логические операции и элементы
Обозна-
чение
Логи-
ческий
элемент
f = x НЕ/NOT
(IN V1)
Обозначение
на комбинацион-
ной схеме
1
IN V1
Таблица 3.1
Таблица
истинности
x f
0 1
1 0
Конъюнкция
(логическое
умножение)
Дизъюнкзия
(логическое
сложение)
Исключающее «ИЛИ»
Отрицание
конъюнкции
(штрих Шеффера)
Отрицание
дизъюнкции
(стрелка
Пирса)
f = x ∧ y;
И/A ND
f = xy
f = x ∨ y;
ИЛИ/OR
f = x + y
f = x ⊕ y XOR
f = x ∧ y;
f = x | y
f = x ∨ y;
f = x ↓ y
И-НЕ/
NAND
ИЛИ-НЕ
NOR
&
AN D1
≥ 1
OR1
= 1
XOR1
&
NA ND1
≥ 1
NOR1
x y f
0 0 0
0 1 0
1 0 0
1 1 1
x y f
0 0 0
0 1 1
1 0 1
1 1 1
x y f
0 0 0
0 1 1
1 0 1
1 1 0
x y f
0 0 1
0 1 1
1 0 1
1 1 0
x y f
0 0 1
0 1 0
1 0 0
1 1 0
41
Глава 3. Типовые элементы и узлы цифровой техники
В основе алгебры логики и схем цифровой техники лежат три
основные элементарные операции:
• И – логическое умножение, или конъюнкция;
• ИЛИ – логическое сложение, или дизъюнкция;
• НЕ – логическое отрицание, или инверсия.
Эти три функции совместно позволяют осуществить любую
сложную логическую операцию. Это свойство называют функцио-
нальной полнотой, а все три логических операции И, ИЛИ, НЕ
вместе – базисными операциями (функциями), или базисом.
Базисными операциями являются также логические функции Пирса и Шеффера, на основе которых строятся логические
элементы И-НЕ, ИЛИ-НЕ.
3.2. КОМБИНАЦИОННЫЕ СХЕМЫ И ЦИФРОВЫЕ
АВТОМАТЫ
Преобразование информации в ЭВМ производится электронными устройствами двух классов: комбинационные и последовательные схемы (цифровые автоматы). В комбинационной
схеме совокупность выходных сигналов в любой момент времени
однозначно определяется входными сигналами. Такой способ обработки называется комбинационным, так как результат зависит
только от комбинации входных сигналов и вырабатывается сразу
при подаче входной информации. Закон функциональности комбинационной схемы определен, если задано соответствие между
ее входными и выходными словами, например в виде таблицы.
Это соответствие может быть задано и в аналитической форме с
использованием булевых функций.
Цифровой автомат, в отличие от комбинационной схемы,
имеет конечное число различных состояний. Под воздействием
входного слова цифровой автомат переходит из одного состояния
в другое и выдает выходное слово. В общем случае оно определяется входным словом, поступившим в этот такт на вход автомата,
и внутренним состоянием автомата, которое явилось результатом
воздействия на автомат входного слова предыдущего этапа. Комбинация входного слова и текущего состояния автомата определяет не только выходное слово, но и то состояние, в которое
автомат прейдет к началу следующего такта. Цифровой автомат
содержит память, состоящую из запоминающих элементов, триг-
42
3.2. Комбинационные схемы и цифровые автоматы
геров, элементов задержки и других элементов, фиксирующих
состояние, в котором он находится.
Комбинационная схема не содержит запоминающих элементов, поэтому ее называют автоматом без памяти, или примитивным автоматом.
Комбинационные схемы используют для технической реализации логических функций. При их помощи определяют значение логической функции для заданных значений логических
переменных.
Синтез комбинационных автоматов. Задача синтеза комбинационной схемы состоит в построении схемы для заданной булевой функции или системы булевых функций на основе определенной системы логических элементов. Как правило, исходное описание для синтеза схемы задается либо в виде таблицы
истинности, либо в аналитической форме в виде системы. При
решении задачи синтеза комбинационной схемы, реализующей
заданную булеву функцию, предварительно производится минимизация булевой функции и дальнейшее упрощение минимальной формы путем факторизации и декомпозиции. Комбинационная схема строится в заданном базисе, как правило, с
учетом коэффициентов объединения по входам и разветвления
по выходу.
Синтез комбинационных схем в общем случае выполняется
в следующем порядке:
1) формализация задания, где определяются входы и выходы схемы, алфавит входных и выходных сигналов, принимаются
обозначения входов и выходов;
2) составление таблицы истинности, в которой перечисляются все комбинации входных сигналов и для каждой задается
значение сигнала на выходе схемы;
3) запись логической функции в СДНФ;
4) минимизация логической функции;
5) выбор системы логических элементов;
6) преобразование логической функции к виду, удобному для
реализации на выбранной системе элементов;
7) составление функциональной схемы. При составлении
схемы проводят анализ логической функции. Идея составления
схемы заключается в том, что каждая элементарная логическая
операция реализуется соответствующим логическим элементом;
43
Глава 3. Типовые элементы и узлы цифровой техники
8) проверка работоспособности синтезированной системы.
Для каждой комбинации входных сигналов в соответствии с логикой работы используемых элементов определяются значения
сигналов на входах и выходах всех элементов, начиная с входных
сигналов схемы. Значения выходных сигналов должны совпадать
с данными таблицы истинности.
Задача анализа комбинационной схемы состоит в определении функции заданной схемы и показателей ее качества. В частном случае задача анализа состоит в определении реакции схемы
на заданные наборы входных сигналов (переменных).
В результате синтеза должны быть определены состав логиче ских элементов, вход я щ и х в комбинационную схему, и порядок
их соединения между собой. При построении комбинационной
схемы рекомендуется опираться на следующие положения:
• качество синтезируемой схемы оценивается двумя основ-
ными показателями: затратами оборудования и быстродействием. Затраты оборудования определяются ценой схемы по Квайну,
а быстродействие схемы – задержкой распространения сигналов
от входов схемы до ее выхода. Задержку схемы T определяют по
формуле
T = kτ,
где k – максимальное число элементов на пути по схеме от ее
входов до выхода; τ – задержка на одном логическом элементе;
• в зависимости от того, какой из показателей качества вы-
бирается за основной, задача синтеза комбинационных схем может решаться в одной из двух постановок:
– синтезировать схему с минимальной ценой. Для получения аналитической формы булевой функции, дающей минимум
цены схемы, последовательно решаются задачи минимизации,
факторизации и декомпозиции;
– синтезировать схему с минимальной задержкой. В качестве аналитической формы булевой функции выбирают минимальную дизъюнктивную нормальную форму или минимальную
конъюнктивную нормальную форму, пренебрегая решением задач факторизации и декомпозиции, которые, уменьшая цену схемы, увеличивают ее задержку.
Однако при наличии нескольких аналитических форм, обе-
спечивающих одинаковое и минимальное значение цены схемы,
44
3.2. Комбинационные схемы и цифровые автоматы
предпочтение следует отдавать той из них, которая приводит к
построению схемы с меньшей задержкой;
• как правило, синтезируемая схема строится на логических
элементах, относящихся к некоторому базису. Система элементов,
образующих базис, должна обладать свойством функциональной
полноты, т. е. быть достаточной для построения комбинацион ной
схемы, реализующей любую сложную булеву функцию. К основным функционально полным системам элементов относят:
– И, ИЛИ, НЕ – булев базис;
– И-НЕ; ИЛИ-НЕ – универсальные базисы;
– И, НЕ; ИЛИ, НЕ – сокращенные булевы базисы;
– И, М2 – базис Жегалкина.
В базисе Жегалкина элемент М2 реализует функцию сложе-
ния по модулю два;
• при синтезе комбинационных схем необходимо учитывать,
в каком виде представляются входные сигналы схемы (входные
переменные, интерпретирующие в схеме аргументы реализуемой
функции): в прямом и инверсном или только в прямом. В первом
случае синтезируется схема с парафазными входами, во втором –
с однофазными входами. В схемах с однофазными входами отрицания входных переменных реализуются отдельными элементами – инверторами;
• при построении схем в реальной системе элементов необ-
ходимо учитывать ряд конструктивных требований, основным
из которых является ограничение на число входов в логические элементы, определяемое коэффициентом объединения по
входам.
Подключение входов логических элементов к выходу друго-
го логического элемента. К одному выходу логического элемента
можно подключать до К
ментов, где К
– коэффициент разветвления по выходу.
раз
= 10 входов подобных логических эле-
раз
Если некоторые из входов соединены параллельно, учитывается каждый из них. Например, на рисунке 3.1 к выходу элемента DD1 подключено девять входов.
45
Глава 3. Типовые элементы и узлы цифровой техники
DD2
&
DD1
&
Рис. 3.1. Схема соединений логических элементов с разветвлением по выходу
DD3
&
DD4
&
DD5
&
DD6
&
DD7
&
3.3. ИМПУЛЬСНЫЕ ГЕНЕРАТОРЫ
НА ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ
Генератор импульсов – неотъемлемая часть любой цифровой
схемы, его назначение – создать импульсную последовательность
с заданными периодом, длительностью импульсов и амплитудой.
Генератор может быть построен на логических элементах НЕ,
И-НЕ или ИЛИ-НЕ. Простейшая схема генератора на двух логических элементах И-НЕ представлена на рисунке 3.2.
При подаче на вход управления уровня логического «0» генератор заторможен, т. е. его работа запрещена. Это объясняется
тем, что любой «0» на входе элемента И-НЕ однозначно определяет состояние выхода этого элемента и никакие изменения не-
46
3.3. Импульсные генераторы на интегральных микросхемах
возможны. В точке В схемы уровень логи ческой «1», а в точке D –
логического «0». Если же на вход управления подать уровень логической «1», то состояние выхода первого элемента (точка В)
будет определяться уровнем напряжения в точке А. Напряжение
же в точке А определяется процессами заряда и разряда конденсатора С через резистор R. Логический элемент DD1 при этих
условиях выполняет функцию НЕ.
Вход
управления
Рис. 3.2. Схема генератора импульсов на элементах И-НЕ
DD1
В
R
А
С
DD2
&&
Выход
D
Предположим, что напряжение в точке В соответствует уров-
ню логического «0», тогда в точке D – у р овню логической «1». Дл я
определенности принимается, что напряжение логического «0»
равно 0 В, а логической «1» – 3,5 В. Тогда можно рассматривать
упрощенные схемы (без логических элементов). Если считать,
что конденсатор разряжен, то напряжение в начальный момент
времени в точке А равно напряжению в точке D (рис. 3.3, а). Это
связано с инерционностью конденсатора: его заряд не может измениться мгновенно. Напряжение на конденсаторе определяется
по формуле
q
UC
,
C
где q – заряд конденсатора; С – емкость конденсатора.
Если заряд изменяется во времени, а так оно и будет по мере
заряда конденсатора, то эта формула примет вид:
t
1
U i dt
C
C
,
0
где i – приращение заряда с течением времени.
При t = 0 интеграл равен 0, следовательно, UC = 0.
47
Глава 3. Типовые элементы и узлы цифровой техники
0 В
D
+
C
3,5 В
–
B
t = t
a
R
B
+
3,5 В
–
D
t = t
г д
Рис. 3.3. Эквивалентные схемы генератора в различные моменты
A
+
R
3,5 В
–
0
A
+
C
1,4 В
–
2
времени (а–д) и диаграммы напряжений (е)
2,1 В
+
D
3,5 В
B
б в
D
3,5 В
–
+
C
–
t = t
1,4 В
–
+
C
–
B
t = t
A
+
1,4 В
R
–
1
+
+
4,9 В
R
–
2
A
A
В
D
е
B
3,5 В
D
t
0
R
+
–
t = t
t
1
A
–
2,1 В
C
+
1
4,9 В
1,4 В
t
–2,1 В
t
3,5 В
t
2
t
В момент времени t0 = 0 на обоих входах элемента DD1 уровень логической «1», что и определяет ноль в точке В. С течением
времени конденсатор С заряжается через резистор R, напряже-
ние на конденсаторе увеличивается, а на резисторе уменьшается
и стремится к уровню логического «0» (рис. 3.3, е) – моменты
времени от t0 до t1. При напряжении переключения элемента
(1,4 В) в момент времени t1 (рис. 3.3, б) конденсатор зарядится до
3,5 – 1,4 = 2,1 В.
Тот же момент времени t1 после переключения элемента отражен на рисунке 3.3, в. Теперь в точке А напряжение отрицательно, что соответствует уровню логического «0». Начинается
процесс перезаряда конденсатора (моменты времени t1–t2 на диаграммах напряжений). К моменту времени t2 конденсатор зарядится до напряжения переключения логического элемента (1,4 В)
(рис. 3.3, г), элемент переключится (рис. 3.3, д), а напряжение в
точке А равно сумме напряжения в точке D (3,5 В) и напряжения
на заряженном конденсаторе (1,4 В). Далее процесс повторяется с той же периодичностью, и на выходе генератора (точка D)
появится периодическая последовательность импульсов. Период
следования импульсов определяется временем заряда и разряда
конденсатора С через резистор R и пропорционален RC.
Дл я схем ТТЛ серии 155 вели ч ина соп р о т ивлен и я резис т ора не
должна превышать 1,5 кОм, а емкость конденсатора может варьи-
48
3.3. Импульсные генераторы на интегральных микросхемах
роваться в широких пределах, обеспечивая период колебаний от
десятков секунд до десятых долей микросекунды. Ограничение на
величину резистора R связано с тем, что при большем чем 1,5 кОм
сопротивлении логический элемент DD1 не будет переключаться
из нулевого состояния в единичное и генерация прекратится.
Формирователи импульсов предназначены для создания импульсов в нужный момент времени и заданной заранее длительности. Очень часто возникает задача формирования короткого
импульса по фронту или срезу другого сигнала любой длительности. Одна из схем такого формирователя по фронту входного
сигнала с диаграммами напряжений представлена на рисунке 3.4.
В схеме используется четыре логических элемента И-НЕ, причем
первые три выполняют функцию НЕ, так как входы элементов
соединены вместе (один вход можно подключить к шине с уровнем логической «1» или оставить свободным).
DD1
&
А
Вход
а
б
Рис. 3.4. Схема формирователя импульсов по фронту
входного сигнала (а) и диаграммы напряжений (б)
DD2
В
A
⁎
B
t
C
з
⁎
D
Е
3t
з
DD3
&&
2t
з
DD4
&
DС
Е
Выход
t
t
t
t
t
Анализ данной схемы можно проводить только с помощью
диаграмм напряжений с учетом того, что сигнал появляется на
выходе логического элемента не мгновенно, а с некоторой задержкой (tз). Если задержку не учитывать и рассматривать только
уровни напряжений во всех точках схемы, то при любом логическом уровне на входе и выходе всегда будет логическая «1». Логические элементы DD1, DD2 и DD3 инвертируют сигнал, который
49
Глава 3. Типовые элементы и узлы цифровой техники
появляется на соответствующем выходе с задержкой tз. Это отражено на диаграммах напряжений для точек В, С и D. На входы
элемента DD4 действуют два сигнала А и D (на рисунке помечены *). Вспоминая логику элемента И-НЕ, можно заметить, что
только при одновременном появлении уровней логической «1» на
входах А и D на выходе появится уровень логического «0», а если
хотя бы на одном входе «0», на выходе «1». Из диаграмм видно,
что совпадение двух единичных сигналов происходит в моменты времени, связанные с задержкой сигнала, проходящего по
трем элементам от точки А до точки D. Сигнал на выходе имеет
длительность 3tз. С помощью этой схемы можно не только формировать импульсы по фронту входного сигнала, но и определять время задержки распространения сигнала через логический
элемент, измеряя длительность выходного импульса с помощью
электронного осциллографа.
Схема формирования импульсов заданной длительности
приведена на рисунке 3.5. Эта схема получила название одновибратор. или ждущий мультивибратор. На вход подается сигнал
произвольной длительности, запускающий процесс формирования выходного импульса, возникающего по фронту входного
сигнала, с длительностью, заданной разработчиком. Схема построена на однотипных элементах И-НЕ, хотя только один элемент (DD2) выполняет функцию И-НЕ. Все остальные элементы
выполняют функцию НЕ. Прежде чем анализировать эту схему, необходимо выяснить начальные уровни напряжений во всех
точках схемы и возможность ее запуска.
В начальный момент времени (до подачи входного импульса
запуска схемы) А = 0, В = 1. Для того чтобы информация в точке
В воспринималась элементом DD2, необходимо в точке F обе-
спечить уровень логической «1». Этого можно достичь, выбирая
величину сопротивления резистора R меньше 1,5 кОм.
Если это условие выполнено, то в точках D и Е уровень логического «0». Конденсатор С разряжен. При подаче на вход запускающего положительного импульса в точке В появится импульс,
инверсный входному. В точке D напряжение скачком увеличится до уровня логической «1». Аналогичный скачок произойдет в
точке Е, так как конденсатор не может зарядиться мгновенно.
Напряжение в точке F примет значение 0. Теперь на входах элемента DD2 уровни логического «0», а на выходе D будет удержи-
50
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]