Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Цифровая и микропроцессорная техника. Учебное пособие
.pdf
3.6. Счетчики
,
В двоичном вычитающем счетчике каждый вычитаемый
импульс U уменьшает состояние на единицу. Текущее значение
количества входных импульсов n-разрядного двоичного вычитающего счетчика определяют по формуле
UN N
п
где Nп – предваритепьно записанное начальное число; N – значение кода на прямых выходах триггеров счетчика.
В вычитающих счетчиках сигналы межразрядной связи называют заемами. По правилу двоичного вычитания в момент
поступления счетного импульса U заем из старшего разряда с
единичным значением возникает при условии, что все младшие
триггеры находятся в нулевом состоянии. После этого все они
переключаются в состояние «1», а старшие — в состояние «0».
Сигналы заема образуются на инверсных выходах двухступенчатых триггеров или прямых выходах триггеров с динамическим
управлением по фронту.
Схема трехразрядного двоичного асинхронного вычитающего
счетчика на двухступенчатых триггерах показана на рисунке 3.24.
–
U
Т
Q
1
Т
Q
2
Т
Q
ТТТТТТ
3
S
S
S
S
а
–
U
Q
1
Q
2
Q
3
t
t
t
t
б
Рис. 3.24. Асинхронный вычитающий счетчик на двухступенчатых Т-триггерах:
а – схема; б – временны е диаграммы
Перед началом работы с помощью сигнала на общем входе S
все триггеры счетчика устанавливаются в состояние «1», образуя
71
Глава 3. Типовые элементы и узлы цифровой техники
U UNN
выходной код 111. Вычитаемый импульс U – поступает на счетный вход только первого младшего разряда, межразрядные сигналы заема снимаются асинхронно с инверсных выходов триггера.
После поступления семи вычитаемых импульсов все триггеры счетчика устанавливаются в состояние «0», образуя выходной
код 000. Восьмой вычитаемый импульс переключает счетчик в
состояние 111 (при условии, что рассматривается трехразрядная
схема).
В вы ч ит а ющем счет чи к е на триг г ера х с динам и че ск им управ лением по фронту сигналы заема снимаются с прямых выходов
триггеров.
Двоичные реверсивные счетчики. Двоичные реверсивные
счетчики имеют переходы в двух направлениях:
• в прямом – при счете суммируемых сигналов U +;
• обратном – при счете вычитаемых сигналов U –.
Текущее значение разности подсчитанных импульсов определяют из соотношения
.
п
Различают одноканальные и двухканальные реверсивные
счетчики.
В одноканальных реверсивных счетчиках суммируемые и
вычитаемые сигналы поочередно поступают на общий счетный
вход, а направление счета задается направлением цепей межразрядных переносов или заемов. Для переключения межразрядных
связей в одноканальном реверсивном счетчике требуются дополнительные управляющие сигналы.
Двухканальные реверсивные счетчики имеют два счетных
входа: один для суммируемых импульсов U +, другой – для вы ч итаемых U –. Переключение цепей межразрядных связей осуществляется автоматически счетными сигналами: для переносов –
импульсами U +, для заема – импульсами U –. Схема од нокана льного трехразрядного двоичного реверсивного счетчика показана
на рисунке 3.25. Межразрядные связи коммутируются с помощью
логических элементов И-ИЛИ.
Таким образом, если управляющий RS-триггер находится в
состоянии «1», то счетчик реализует режим прямого счета вход-
72
3.6. Счетчики
ных импульсов (суммирование), в противном случае – обеспечивает режим обратного счета (вычитание). В обоих режимах работы триггеры переключаются асинхронно.
Сум-
мируе-
мые
Вычи-
таемые
S
R
S
T
U
U
R
Рис. 3.25. Схема одноканального трехразрядного
TT
S
+
–
двоичного реверсивного счетчика
Q
1
T
R
1
&
T
&
TT
S
1
T
R
1
&
Q
2
&
TT
S
T
2
Q
T
R
Счетчики с единичным кодированием. При единичном (унитарном) кодировании n-разрядного счетчика состояния различаются только местоположением одной единицы, называемой
маркирующим кодом, в других разрядах записаны нули. В отдельных случаях маркирующий код состоит из двух единиц. Его
называют парноединичным.
Счетчик с единичным кодированием – это цепочка триггеров, в которой обеспечивается сдвиг предварительно записанного маркирующего кода по «кольцу» в направлении старших
разрядов (прямой счет) или младших (обратный счет). Такие
счетчики часто называют кольцевыми.
Счетчик с единичным кодированием характеризуется модулем Ксч = n и емкостью счета N
= n – 1. Таким образом, число
max
состояний кольцевого счетчика равно его разрядности и существенно меньше в сравнении с другими типами счетчиков.
В кольцевых счетчиках каждый разряд имеет вес, равный
номеру состояния 0, 1, 2, ..., n – 1. Из состояния n – 1 после
поступ ления очередного импульса счетчик образует на выходе
сигнал окончания цикла (переполнения) и возвращается в начальное состояние с помощью цепи обратной связи с выхода
старшего разряда Qn на вход младшего разряда Q1. Схема четырехразрядного кольцевого счетчика показана на рисунке 3.26.
Перед началом работы по входу D схемы ИЛИ в младший
разряд счетчика записывается единица и устанавливается начальный код Q4Q3Q2Q1 = 0001. С поступпением каждого счетного импульса по входу синхронизации единичный код после-
1
73
Глава 3. Типовые элементы и узлы цифровой техники
довательно сдвигается в сторону старших разрядов. При этом
младшие разряды, выполненные на D-триггерах с динамическим
управлением, обнуляются. После прихода четвертого импульса
счетчик возвращается в начальное состояние с помощью сигнала
с выхода Q4 на вход схемы ИЛИ.
Q
1
D
D
C
R
1
C
R
Q
2
DD
C
Q
3
ТТТ
D
Q
4
Т
C
R
R
D
а
C
Q
1
Q
2
Q
3
Q
4
t
t
t
t
t
б
Рис. 3.26. Кольцевой счетчик:
а – схема; б – временны е диаграммы
Практическое использование кольцевых счетчиков объясня-
ется следующими достоинствами:
• не требует выходного дешифратора, поскольку все состоя-
ния отличаются наличием единицы только в одном каком-либо
триггере;
• в процессе счета всегда переключается в единичное состо-
яние только один триггер, что обеспечивает минимальное время
установки;
• упрощается построение схемы контроля счетчика.
На основе кольцевого счетчика строится схема счетчика
Джонсона (рис. 3.27), в котором обратная связь реализуется подключением инверсного выхода старшего разряда ко входу младшего.
74
3.7. Дешифраторы и шифраторы
Q
D
C
1
C
R
Q
2
DD
C
R
Q
3
ТТТ
Q
Т
D
4
C
R
R
C
а
C
Q
1
Q
2
Q
3
Q
4
t
t
t
t
t
б
Рис. 3.27. Счетчик Джонсона:
а – схема; б – временны е диаграммы
Счетчик Джонсона характеризуется модулем счета Ксч = 2n
и емкостью счета N
= 2n – 1. Таким образом, число состоя-
max
ний счетчика Джонсона в 2 раза больше аналогичного параметра
кольцевого счетчика. Однако информация на выходах счетчика
Джонсона представляется не в двоичной позиционной системе
счисления, которая требует дополнительного преобразования.
Как видно из временны х диаграмм, в процессе счета вначале
двигается «волна» единиц, а затем – «волна» нулей. Дешифрация
состояний счетчика Джонсона осуществляется проще в сравнении с двоичными позиционными счетчиками.
3.7. ДЕШИФРАТОРЫ И ШИФРАТОРЫ
Дешифратором называют функциональный узел компьютера,
предназначенный для преобразования каждой комбинации входного двоичного кода в управляющий сигнал только на одном из
своих выходов. В общем случае дешифратор имеет n однофазных
входов (иногда 2n парафазных) и m = 2n выходов, где n – разрядность (длина) дешифрируемого кода. Дешифратор с максимально
возможным числом выходов m называют полным.
75
Глава 3. Типовые элементы и узлы цифровой техники
Унитарный способ представления числа означает такой способ, при котором величина числа определяется положением активного сигнала на множестве выходов.
Двоичное число, подаваемое на информационные входы,
указывает номер того выхода, на котором наблюдается активный сигнал, т. е. входы дешифратора в данном случае являются адресными, определяют адрес выхода с активным сигналом.
На остальных выходах наблюдаются в то же время пассивные
сигналы. При определении номера выхода надо учитывать тот
факт, что входная информация представлена в двоичном виде, а
выходы пронумерованы в десятичной системе счисления. Следовательно, для определения номера выхода необходимо с учетом
веса каждого информационного разряда осуществить преобразование двоичного числа, подаваемого на информационные входы,
в десятичное. Полученное десятичное число и определяет номер
выхода, на котором формируется активный сигнал.
Рассмотрим дешифратор с числом входов n = 3. Функционирование дешифратора описывается таблицей истинности
(табл. 3.6). Анализируя эту таблицу, можно заметить, что на любой комбинации возможных значений входных сигналов только
на одном определенном выходе из восьми присутствует единица.
Причем номер этого выхода равен десятичному эквиваленту подаваемого на входы x2, x1, x0 двоичного числа в предположении,
что x2 является старшим разрядом, а x0 – младшим.
Таблица 3.6
Таблица истинности дешифратора на три входа
№ x
0 0 0 0 1 0 0 0 0 0 0 0
1 0 0 1 0 1 0 0 0 0 0 0
2 0 1 0 0 0 1 0 0 0 0 0
3 0 1 1 0 0 0 1 0 0 0 0
4 1 0 0 0 0 0 0 1 0 0 0
5 1 0 1 0 0 0 0 0 1 0 0
6 1 1 0 0 0 0 0 0 0 1 0
7 1 1 1 0 0 0 0 0 0 0 1
x
x
y
y
y
y
y
y
y
2
1
0
0
1
2
3
4
5
y
6
7
Указанный в первом столбце порядковый номер строки является фактически десятичным эквивалентом подаваемого на
входы двоичного числа.
76
3.7. Дешифраторы и шифраторы
Единичный уровень на выходе является при этом активным,
он указывает на значение числа в унитарном представлении. На
всех остальных выходах наблюдаются пассивные сигналы, в рассматриваемом случае это логические «0».
Синтезируем дешифратор как комбинационную схему, имеющую восемь выходов. При этом будем считать, что выходные
переменные зависят только от вход н ы х, что позволяет си н т езироват ь восем ь независи м ы х комби национных схем, каждая из ко т орых формирует один из выходных сигналов:
y0 =
y4 = x
x2x1x
2x1x0
; y1 =
0
; y5 = x
x2x
2x1x0
; y2 =
1x0
; y6 = x2x
x
2x1x0
1x0
; y3 =
x
2x1x0
; y7 = x2x1x0.
;
Эти выражения позволяют построить функциональную схему дешифратора с использованием инверторов для формирования
отрицаний входных переменных и конъюнкторов для реализации
функций выходных переменных. Функциональная схема и условное
графическое обозначение дешифратора изображены на рисунке 3.28.
х
0
х
1
0
&
y
0
&
y
1
х
1
х
2
х
1
1
х
2
1
&
y
2
&
y
3
&
y
4
&
y
5
х
0
&
y
6
&
y
7
х
1
х
2
а б
Рис. 3.28. Дешифратор:
а – функциональная схема; б – условное графическое обозначение
DC
0
y
1
2
4
1
2
3
4
5
6
7
0
y
1
y
2
y
3
y
4
y
5
y
6
y
7
77
Глава 3. Типовые элементы и узлы цифровой техники
Входы и выходы предложенных дешифраторов являются
прямыми, т. е. активными сигналами для них являются логические «1».
Современные дешифраторы имеют специальный вход разрешения работы E (еnable). Тол ько при на л и ч ии на эт ом входе актив-
ного сигнала дешифратор осуществляет требуемое преобразование,
т. е. на одном из выходов появится активный сигнал. Если на входе разрешения сигна л пассивны й, то на всех выходах дешифратора
наблюдается пассивный сигнал. На практике на входе E может
быть реализован конъюнктор с прямыми и инверсными входами,
а на выходах активным сигналом также может быть «0». При этом
соответствующие входы и выходы с активными «0» помечаются
кружочками инверсии. Условное изображение дешифратора с активными «0» на выходах и конъюнктором на входе разрешения
работы представлено на рисунке 3.29.
0
DC
х
х
х
Е
Е
Е
1
0
1
2
1
2
3
ИД7
2
4
&
Е
y
1
2
3
4
5
6
7
0
y
1
y
2
y
3
y
4
y
5
y
6
y
7
Рис. 3.29. Условное графическое обозначение дешифратора
с активными «0» на выходах и конъюнктором на входе разрешения работы
Дешифраторы находят широкое применение. В составе компьютеров дешифраторы позволяют адресоваться к определенному
устройству, модулю, с которым в данный момент осуществляется
обмен информацией. Чтобы обратиться именно к определенному устройству, достаточно подключить вход разрешения работы
этого устройства к определенному выходу дешифратора, а входы
дешифратора использовать для задания адреса устройства.
Шифраторы осуществляют преобразование унитарного кода
в параллельный двоичный код, т. е. они выполняют операцию,
обратную дешифрированию. При n выходах простейший полный
шифратор должен иметь 2n входов. Можно предполагать, что ак-
тивный сигнал поступает только на один из входов в данный
момент времени.
Обратим внимание на две особенности в работе шифратора.
78
3.7. Дешифраторы и шифраторы
Во-первых, каждому входу с активным сигналом соответствует определенная комбинация выходных сигналов. Но может
быть случай, когда на всех входах находятся пассивные сигналы. При этом на выходах будет присутствовать какая-то определенная комбинация, которая соответствует наличию активного
сигнала на определенном входе. Окажется, что наличие любого
сигнала на этом входе приводит к одной и той же комбинации
выходных сигналов, что является причиной нарушения логики
работы узла. Эта проблема решается двумя способами:
• исключением соответствующего входа у шифратора и уче-
том соответствующего состояния выходных сигналов как исходного или соответствующего активному состоянию сигнала на
отсутствующем входе;
• добавлением специального выхода группового переноса
(GS), активный сигнал на котором появляется, только когда хотя
бы на один из входов поступает активный сигнал. При таком решении считывание информации с выходов шифратора осуществляется лишь при наличии активного сигнала на выходе группового переноса, что гарантирует однозначное преобразование
унитарного кода в параллельный двоичный код.
Во-вторых, одновременно на нескольких входах может присутствовать активный сигнал, что должно приводить к строго
определенному коду на выходах. Учитывая такую возможность,
создают приоритетные шифраторы, в которых все входы оказываются с разными приоритетами. Тогда при одновременной подаче активных сигналов на несколько входов шифратор формирует
на выходах код входа с максимальным приоритетом.
В шифраторах также необходимо учесть возможность расширения числа информационных входов за счет одновременного
использования нескольких шифраторов, включенных определенным образом. При этом целесообразно добавить вход разрешения
работы данного шифратора EI (enable input) и выход разрешения
работы для других шифраторов EO (enable output). Символ «×»
указывает на то, что состояние соответствующего сигнала не
имеет значения. По всем входам и выходам активным сигналом
является уровень логического «0».
Таблица истинности полного приоритетного шифратора
представлена в таблице 3.7, его условное графическое обозначение на функциональной схеме – на рисунке 3.30.
79
Глава 3. Типовые элементы и узлы цифровой техники
Таблица 3.7
Таблица истинности полного приоритетного шифратора
Входы Выходы
EI x7x6x5x4x3x2x1x0GS y2y1y0EO
× × × × × × × ×
1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 1 1 1 1 1 1 1 0 0 1 1 1 1
0 1 1 1 1 1 1 0
0 1 1 1 1 1 0
0 1 1 1 1 0
0 1 1 1 0
0 1 1 0
0 1 0
0 0
× × × × × ×
× × × × × × ×
х
0
х
1
х
2
х
3
х
4
х
5
х
6
х
7
ЕI
× × × ×
× × × × ×
0
1
2
3
4
5
6
7
ЕI
× ×
× × ×
CD
ИВ1
GS
ЕО
1 1 1 1 1
×
0 1 1 0 1
0 1 0 1 1
0 1 0 0 1
0 0 1 1 1
0 0 1 0 1
0 0 0 1 1
0 0 0 0 1
0
1
2
y
0
y
1
y
2
GS
ЕО
Рис. 3.30. Условное графическое обозначение шифратора
на функциональной схеме
Контрольные вопросы и задания
1. Опишите алгоритм синтеза комбинационной схемы по заданной таблице
значений. Приведите примеры.
2. Изобразите условное графическое обозначение базовых логических элементов. Приведите их таблицы истинности.
3. Дайте определение понятия «триггер». Охарактеризуйте D-, JK-, RS-,
T-триг гер.
4. Дайте определения понятий «регистр» и «сдвиг». Перечислите и охарактеризуйте виды сдвигов.
80
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]