Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Теоретические основы дискретных автоматов
.pdf
Передатчик
Информационные шины
V
A
B
С
D
=1
=1
=1
=1
P
.VDCBAP
Рис. 2.25. Схема формирования бита паритета
Структура схемы проверки четности (нечетности) многоступенчатая. В
первой ступени (ярусе) попарно выполняется логическая операция «сумма по
модулю два». Выходные сигналы первого яруса служат входными для второго –
и так последовательно до окончательного определения четности (нечетности)
суммы единиц всего числа. Полученный результат на последнем этапе сравнивается с контрольным сигналом, задающим вид используемого паритета.
Для определения бита паритета используется выражение
Если принят четный паритет V = 0, то число единиц в данном, включая
паритетный бит, должно быть четным. Если принят нечетный паритет V = 1, то
число единиц в данном, включая паритетный бит, должно быть нечетным.
2.5.6. Арифметико-логические устройства
ными микросхемами (рис. 2.26), предназначенные для выполнения арифметических и логических операций над целыми числам.
разрядный код на входах МS3S2S1S0. Всего АЛУ может выполнить 25 = 32 операции: 16 логических (И, И-НЕ, ИЛИ, ИЛИ-НЕ, исключающее ИЛИ и др.); 16
арифметических и арифметико-логических (сложение, вычитание, удвоение,
сравнение и др.).
ные, над которыми будет выполняться операция. На выходах F3F2F1F0 формируется результат операции с учетом входного бита переноса С. На выходе С4
образуется перенос из старшего (третьего) разряда результата при выполнение
арифметических операций.
Арифметико-логические устройства (АЛУ) являются специализирован-
Конкретный вид операции, выполняемый микросхемой, задается пяти-
На входы подаются четырехразрядные данные А
3А2А1А0
и В
3В2В1В0
дан-
51
а б
Рис. 2.26. Арифметико-логическое устройство:
а – условное обозначение АЛУ; б – назначение выводов
По сравнению с приборами, работающими по жесткой (наперед заданной)
программе, АЛУ является программируемым устройством. В микропроцессорной технике АЛУ является базовым элементом. Оно используются в сочетании с комбинационными, последовательностными устройствами, запоминающими устройствами и другими узлами.
3. Последовательностные устройства дискретной автоматики
3.1. Общие положения
Триггеры представляют собой простейшие последовательностные устройства. Они широко используются в виде самостоятельных изделий или в качестве базовых элементов для построения более сложных схем (счетчиков, регистров, запоминающих устройств).
Одно из основных применений триггеров – запоминание информации.
Под памятью триггера подразумевают способность оставаться в заданном состоянии и после прекращения действия переключающего сигнала. Приняв одно
из состояний за единицу, а другое – за ноль, можно считать, что триггер хранит
(помнит) один разряд числа, записанного в двоичном коде.
3.2. Триггерные системы
В современной микроэлектронике триггеры используются в виде системы, показанной на рис. 3.1.
52
Q
Q
'
S
'
R
aSa
R
B
С
УУ
ЯП
'
S
'
R
a
S
a
R
Рис. 3.1. Структурная схема триггерной системы:
УУ – устройство управления; ЯП – ячейка памяти (триггер); А и В –
информационные (логические) входы; V – подготовительный вход
(предустановка); С – тактовый вход;
памяти;
Устройство управления представляет собой комбинационное устройство,
преобразующее входную информацию в комбинацию сигналов, под воздействием которых триггер принимает одно из двух устойчивых состояний.
Характерная черта триггерных систем в интегральном исполнении: триггер и устройство управления составляют единый функциональный узел и в
схемном и конструктивном отношениях.
Главная роль в формировании свойств триггерной системы принадлежит
управляющему устройству. В схемном отношении устройства управления отличаются большим разнообразием. Логическая структура управляющего устройства, число и назначение входов, обратные связи с выхода ячейки памяти на
входы – все это определяет функциональные свойства триггерной системы в
целом. Изменяя схему устройства управления и способы ее связей с ячейкой
памяти, можно получить триггеры с разными функциональными свойствами. В
простейшем варианте управляющее устройство может отсутствовать. В этом
случае входные сигналы воздействуют непосредственно на входы запоминающей ячейки (рис. 3.2).
Входные сигналы в зависимости от выполняемой роли подразделяются на
три категории: информационные (логические); подготовительные (разрешающие); исполнительные (командные).
Сигналы на информационных входах определяют информацию, которая
будет, записана в триггер. Роль подготовительных и исполнительных сигналов –
вспомогательная. С помощью подготовительных сигналов можно в нужный
момент прервать действие триггера или группы триггеров, сохранив информацию на выходе. Исполнительные сигналы задают момент приема входной ин-
и
– внешние входы ячейки памяти; Q и Q– внешние выходы
и
– внутренние входы ячейки
53
формации триггером и служат для синхронизации работы ряда устройств, образующих функциональный узел. Эти сигналы называют синхронизирующими
или тактовыми.
Рис. 3.2. Функциональное назначение входов триггеров
Входы триггера по характеру входных сигналов подразделяются на три
категории: информационные (логические), предустановки (подготовительные)
и тактовые (синхронизирующие). Информационные входы имеются у всех
триггеров, тогда как подготовительные и тактовые могут отсутствовать.
Входы триггера в зависимости от их функционального назначения обозначаются условными метками, в качестве которых используют буквы латинского алфавита.
Тип триггера определяется функциональной зависимостью между сигналами на входах и выходах. Эта зависимость может быть выражена: временными
диаграммами, характеристическими уравнениями, таблицами внешних переходов (таблицами состояний), графами переходов.
3.3. Асинхронные и синхронные триггеры
Независимо от способа организации логических связей триггеры различаются по способу ввода информации и по этому признаку могут быть асинхронными и синхронными.
54
У асинхронных триггеров имеются только информационные (логические)
1
t
2
t
1n
t
n
t
1n
t
входы. Асинхронные триггеры отличает свойство срабатывать непосредственно
за изменением сигналов на входах, не считая времени задержки в элементах,
образующих триггер.
У синхронных триггеров смены сигналов на входах еще недостаточно для
срабатывания. Необходим дополнительный командный импульс, который подается на синхронизирующий, или, как его чаще называют, тактирующий, вход.
Синхронизирующие (тактирующие) сигналы вырабатываются специальным генератором тактовых импульсов, которые и задают частоту смены информации
в дискретные моменты времени
,
, …,
,
,
. В эти же моменты об-
новляется информация на выходах триггера, которая поступает на входы
последующих устройств. Синхронизация обеспечивает привязку сигналов ко
времени и объединяет в общем ритме работу многих узлов аппаратуры.
На рис. 3.3 для сравнения показаны временные диаграммы работы асинхронного и синхронного триггеров. Для асинхронного триггера тактом считается интервал времени между очередными срабатываниями, причем длительность
тактов не регламентируется.
Основной недостаток асинхронных триггеров, ограничивающий их использование в быстродействующей аппаратуре, – незащищенность перед опасными состязаниями сигналов. Явление состязаний (гонок) состоит в том, что
сигналы, поступающие на разные информационные входы триггера, проходят
по разным цепям через различное число элементов. Вследствие задержек распространения между сигналами возможны временные сдвиги, которые будут
меняться с колебаниями температуры и по мере старения деталей. Состязания
сигналов могут оказаться причиной ложных срабатываний триггера. Тактированием этот недостаток удается устранить.
Синхронные триггеры сравнительно с асинхронными обладают также более высокой помехоустойчивостью. Опрокидывание синхронных триггеров
происходит только при участии тактовых импульсов, длительность которых гораздо меньше их периода. В остальное время на входные сигналы, равно как и
помехи различного происхождения, триггер не реагирует. При асинхронном же
управлении опрокидывание может произойти как от полезного сигнала на входе, так и от помехи.
Асинхронный триггер по используют в качестве ключей, прерывателей,
делителей частоты, асинхронных счетчиков. В вычислительной и цифровой
технике, связанной с обработкой и преобразованием информации, обычно используются синхронные триггеры.
55
t
t
t
t
S
R
Q
C
S
R
Q
t
t
t
Помеха Помеха
U
пор
t
U
пор
U
пор
U
пор
а б
Рис. 3.3. Временные диаграммы работы триггеров:
а – асинхронного; б – синхронного
3.4. Способы управления триггерами
В зависимости от того, какой параметр входных сигналов используют для
записи информации, триггеры подразделяются на три категории: со статическим управлением записью (управляемые по уровню входного сигнала), с динамическим управлением (управляемые по фронту или срезу) и двухступенчатые триггеры (рис. 3.4).
Для асинхронных триггеров в качестве управляющих служат сигналы на
информационных входах. У синхронных триггеров управляющим сигналом
служит тактовый импульс, так как считается, что к его приходу смена сигналов
на информационных входах уже завершилась.
а б в
Рис. 3.4. Срабатывание триггеров с разными способами управления:
а – статическим (t – время, в течение которого может происходить
обратный переброс) ; б – прямым динамическим (по фронту 0,1);
в – инверсным динамическим (по срезу 1,0)
Триггер со статическим управлением срабатывает в момент, когда входной сигнал достигает порогового уровня. Это простейший вид управления.
Специфика синхронных триггеров со статическим управлением такова, что в
продолжение времени действия тактового импульса смена сигналов на инфор-
56
мационных входах вызывает новые срабатывания. Синхронные триггеры со
A
C
T
B
S
C
T
R
C1
A
B
C2
Q
Q
Ведущий (M) Ведомый (S)
t
t
C1
C2
статическим управлением при активном состоянии тактового входа ведут себя
подобно асинхронным. Это свойство является недостатком, так как может оказаться причиной нарушений в работе.
От этого свободны триггеры с динамическим и двухступенчатым управлением. Триггеры с динамическим управлением в зависимости от схемы исполнения реагируют на перепад напряжения от нуля к единице (активный фронт)
или от единицы к нулю (активный срез).
Сигналы, поступающие на динамический вход, воспринимаются только в
те моменты времени, когда их состояние изменяется определенным образом.
Триггеры, управляемые срезом входного сигнала (с внутренней задержкой) широко применяются на практике. Возможность задержки момента опрокидывания триггера на время, равное длительности тактового импульса, эффективно используется при обработке информации, позволяя производить по
фронту тактовых импульсов считывание информации, а по срезу – запись.
Двухступенчатые триггеры содержат две ячейки памяти (рис. 3.5), запись
информации в которые происходит последовательно в разные моменты времени (рис. 3.5). Такую структуру триггеров называют системой «ведущий – ведомый» или MS-структурой (master–slave, хозяин-работник).
а б
Рис. 3.5. Двухступенчатый триггер (общий случай):
а – логическая структура (буквы А и В – условные);
Первая ступень (ведущий) – служит для промежуточной записи входной
информации, а вторая (ведомый) – для последующего запоминания и хранения.
Все двухступенчатые триггеры являются тактируемыми. У двухступенчатых
триггеров формирование нового состояния происходит за два такта, поэтому
такие триггеры называют двухтактными.
Функциональные свойства всей триггерной системы определяются первой ступенью, вторая ступень может быть одинакова для всех случаев и обычно
б – временная диаграмма
57
представляет собой синхронный RS-триггер со статическим управлением, хотя
Форма 1
Форма 2
это и не является обязательным условием.
Ввод информации в ведущую ступень происходит с приходом тактового
импульса С1. Внешне срабатывание первой ступени никак не проявляется ввиду того, что ее выходы соединены со входами второй ступени, которая в это
время блокирована. Перезапись состояния ведущего триггера в ведомый осуществляется с приходом второго импульса С2. В это время и происходит об-
новление информации на внешних выводах Q и Q.
Триггеры с динамическим и двухступенчатым управлением называют
flip-flop (триггер щелчок-хлопок), а со статическим – latch (триггер защелка).
Символом триггера на схемах служит заглавная буква Т. Двухступенчатые триггеры MS-структуры условно обозначают двумя буквами ТТ, что отображает их внутреннее устройство.
Свойства входов и выходов обозначают логическими индикаторами
(рис. 3.6). Прямые статические входы и выходы указателей не имеют. Инверсные статические входы и выходы помечают указателями логического отрицания подобно тому, как это делается для логических элементов. Динамические
входы имеют несколько способов обозначения (обычно используется форма 1).
а б в г д
Рис. 3.6. Логические индикаторы входов и выходов:
а – статические прямые входы и выходы; б – статический инверсный
вход; в – статический инверсный выход; г – прямой динамический вход;
д – инверсный динамический вход
3.5. Асинхронные RS-триггеры
Асинхронный RS-триггер с прямыми входами представляет собой симметричную структуру из двух логических элементов ИЛИ-НЕ, охваченных обратной связью. Такие триггеры называют симметричными.
Триггер, который переключается сигналами логической единицы, называют триггером с прямыми входами или с прямым управлением (рис. 3.7, 3.8).
58
а б в
RS
RS
1n
Q
Рис. 3.7. Асинхронный
-триггер с прямыми входами:
а – логическая схема; б – условное обозначение; в – временная диаграмма
а б
Рис. 3.8. Таблицы состояний
-триггер с прямыми входами:
а – подробная; б – сокращѐнная
Для некоторых наборов значение выхода
является неопределенным
(н/о), то есть физически нереализуемым. Поэтому теоретически выходу можно задавать любое значение (нулевое или единичное).
59
Для получения логического выражения RS-триггера можно использовать
n
Q
n
R
n
S
н/о н/о
n
S
n
n
RQ
21
1
KKQ
n
n
nnn
RQSQ
1
)(
n
n
n
RQS
метод Карно. Строим карту Карно для трѐх переменных
и
,
(рис. 3.9).
а б
Рис. 3.9. Построение карты Карно:
а – номера карты; б – недоопределѐнная карта
Доопределяем карту Карно единицами в интересах получения минимальной формы (рис. 3.10, а) и выделяем единичные контуры (рис. 3.10, б).
а б
Рис. 3.10. Преобразование карты Карно:
а – доопределѐнная карта; б – контуры карты
Записываем формулу для K1=
ние выражения
по закону де Моргана
и K2=
и выполняем преобразова-
=
.
Асинхронный RS-триггер (бистабильная ячейка, ячейка памяти) обладает
двумя устойчивыми состояниями, которые обеспечиваются за счет связи выхода каждого элемента с одним из входов другого.
60
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]