Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Электронные устройства автоматики основы цифровой электроники. Курс лекций
.pdf
В качестве промежуточного состояния при переходах S
S
→ S1 можно использовать и состояние S0, т.е. переходы будут осу-
2
ществляться по схеме S
при сигналах X
= 1 и X2 = 0. Так как ни при S0, ни при S3 сигналы на
1
→ S0 → S2 при X1 = 0
1
и X
= 1, и S2 → S0 → S1
2
→ S2 и
1
реверсивный счетчик не посылаются, то можно видоизменить граф на
рис. 4.13, а, исключив состояние S
, и получить граф рис. 4.13, б.
3
Проследим еще раз работу системы и генерацию сигналов на ре-
версивный счетчик.
При движении слева направо предмет сначала попадает в зону
действия D
состояние S
являются сигналы от двух датчиков (X
X
= 1 – в тот момент, когда предмет пересечет границу и выйдет из
2
зоны D
чик, а система переходит в состояние S
после X
после появления X
состояние S
(т.е. X1 = 1, X2 = 0) и система из состояния S0 перейдет в
1
. При дальнейшем движении в том же направлении по-
1
= 1, X2 = 1), а затем X1 = 0,
1
. В этот момент посылается сигнал Z+ на реверсивный счет-
1
(или S3), а затем в S2. Если
0
= X2 = 1
1
изменится направление движения транспортера, то
= 1, X2 = 0, а затем X1 =X2 = 0 система переходит в
1
, но без подачи сигнала на счетчик.
0
Мы рассмотрели движение слева направо и описали верхнюю
часть графа. Нижняя часть графа аналогична верхней, но описывает
движение справа налево и посылку сигнала Z
Можно было бы из состояния S
+
Z
и сразу перейти в состояние S
и перейти в S
переходы S
(пунктирные линии на графе, рис. 4.13, б). Но прямые
1
→ S2 и S2 → S1, которые минуют состояние S0, нежела-
1
при X1 = 0, X2 = 1 послать сигнал
1
, а из S2 при X1 = 1, X2 = 0 послать Z–
2
–
.
тельны, так как при этом происходит одновременное переключение
триггеров памяти и могут появиться трудности, о которых будет сказано далее.
Для описания и фиксации в памяти трех состояний системы необходимо не менее двух триггеров. Пусть состояние системы S
ветствует выходам триггеров Q
Q
= 0, состояние S2 – Q1 = 0, Q2 = 1, тогда из графа на рис. 4.13, сле-
2
= 0 и Q2 = 0, состояние S1 – Q1 = 1,
1
соот-
0
дует, что сигналы переброса первого триггера формируются в соответствии с дугами графа как
)2(
1
правилам
XXf = и
1
2
+
всего устройства показана на рис. 4.14. В этой схеме для формирования выходных сигналов Z
)2(
Xf =
0
1
2
и
QXXZ =
12
+
и Z– используются трехвходовые схемы И,
)1(
1
XXf = и
1
2
. Выходные сигналы формируются по
−
1
. Функциональная схема
QXXZ =
2
2
)1(
0
, а второго
Xf =
1
71
причем на входы этих схем подаются также сигналы с инверсных
выходов триггеров. Это сделано для того, чтобы исключить возможность одновременной посылки сигналов Z
+
и Z–, если по какой-либо
причине (например, из-за помех) состояние памяти станет
Q
= Q2 = 1, что не предусмотрено описанием работы, т.е. сигналы на
1
счетчик формируются по правилам
−
2
1
.
QQXXZ =
2
1
+
1
QQXXZ =
и
12
2
Рис. 4.14. Функциональная схема устройства, соответствующего
графу на рис. 4.13, б
4.5. «Состязание сигналов» и ложные состояния
во временных логических схемах
Ложными
состояниями называют состояния в устройствах памяти
временных логических схем, не предусмотренные графом, описывающим работу схемы, и возникающие из-за «состязания сигналов»
в комбинационной части схемы, формирующей сигналы переключения триггерных схем памяти.
72
Поясним это на простом примере, содержащем всего один триггер. В разд. 4.3 был проведен синтез RS-триггера, у которого входные
сигналы X
и X2 не могли одновременно принимать единичные зна-
1
чения. Граф работы такого триггера изображен на рис. 4.3. В этом
триггере «нейтральным» сигналом был X
граф новые «нейтральные» сигналы X
= X2 = 0. Добавим в этот
1
= X2 = 1. Новый граф показан
1
на рис. 4.15. Синтезируем новый триггер, как это было сделано в
разд. 4.3.
Рис. 4.15. Граф работы триггера без запрещенных входных сигналов
Таблица 4.9
X
X
1t
0 0 0 0 0
0 0 1 1 1
0 1 0 0 0
0 1 1 0 0
1 0 0 1 0
1 0 1 1 1
1 1 0 0 0
1 1 1 1 1
S
2t
S
t
Z
t+1
t
Составим таблицу переходов и выходов (табл. 4.9). Аналитическая запись функций смены состояния и выхода в СНДФ имеет вид
)( =+=++=
21
t
t
t
t
t
1
+
t
2
t
1
t
21
t
t
t
t
t
2
1
t
t
121
tt
t
2
1
t
t
t
+++=
t
SXXSXXSXXsXXS
21
t
XXSSXXSXXSXXSXXZ
12
t
tt
.
tt
Отметим, что сумма первой, третьей и четвертой конъюнкций
есть Z
образуют конъюнкцию
Из уравнений для Z
(
, а вторая конъюнкция с третьей (ее можно записать еще раз)
t
XX
. Таким образом,
t
2
и S
t
1
t
легко составить схему нового триггера
t+1
+
рис. 4.16).
t
2
11
tt
,
t
2
ZXXS +=
.
t
73
Рис. 4.16. Триггер без запрещенных входных сигналов
Внеся элемент задержки в схему ИЛИ и заменив нижнюю правую
схему И по правилам Де Моргана на схему ИЛИ (показана на рисунке пунктиром) и «передвинув» инверсии, легко получить схему
обычного RS-триггера на элементах ИЛИ – НЕ, на входы S и R которого включены две схемы «запрета». Эту схему «нового» триггера
при некотором опыте можно было бы нарисовать, не проводя операцию синтеза. Как видно из схемы, при сигналах X
= X2 = 1 на входах самого RS-триггера будут нулевые сигналы, т.е.
X
1
образуется режим хранения. При X
f
= 1 и триггер перебросится в единичное состояние, при X1 = 0 и
1
= 1 – в нулевое состояние. Казалось бы, что получился триггер без
X
2
запрещенного входного сигнала X
= 1 и X2 = 0 сигнал переброса
1
= X2 = 1.
1
= X2 = 0 и
1
Но если посмотреть на граф работы этого триггера (см. рис. 4.15),
то, находясь в состоянии Q = 1, при одновременном изменении сигналов X
= X2 = 0 на сигналы X1 = X2 = 1 (или наоборот) состояние
1
триггера не должно меняться.
Учитывая быстродействие двух схем «запрета» (рис. 4.17, а) на
входах RS-триггера и рассмотрев подробнее временные характеристики этих схем, можно сделать следующие выводы. Из-за того, что
один из сигналов (x
или x2) дополнительно обрабатывается схемой
1
НЕ, возникает временнáя задержка появления этого сигнала на вхо-
74
дах схемы И. Вследствие этого на выходе (точка 4 на рис. 4.17, а)
возникает короткий положительный импульс, который может перебросить триггер. Кроме того, из-за различных временных задержек в
схемах, формирующих сигналы x
и x2, состояние триггера окажется
1
заранее непредсказуемым. По этой причине в обычном RS-триггере
на элементах ИЛИ – НЕ сигнал S = R = 1 является запрещенным.
Появление ложных состояний возможно и при «одновременном»
переключении нескольких триггеров памяти во временных схемах.
Рис. 4.17. Анализ работы схемы «запрета»: а – развернутая схема
запрета; б – временные диаграммы
В рассмотренных в разд. 4.4 схемах такого переключения нет, и
возникновение ложных состояний невозможно. Но если бы граф системы был таким, как нарисовано пунктиром на рис. 4.13, б, то при
переходах S
→ S2 и S2 → S1 переключались бы одновременно оба
1
триггера, и если бы в системе было четвертое состояние S
(Q
= Q2 = 1) с выработкой каких-либо сигналов, то из-за «состязания
1
сигналов»
1
мог появиться переход S
)2(1)1(0)1(
,, fff и
1
)2(
f вместо перехода S
0
→ S2 или S2 → S1
1
→ S3 → S2 или S2 → S3 → S1, что не преду-
смотрено и может привести к нарушению работы из-за несанкционированного появления состояния S
, если в этом состоянии генериро-
3
вались бы выходные сигналы. Если в схемах памяти на триггерах
одновременно должны переключаться несколько триггеров, то существуют специальные меры борьбы с ложными состояниями.
3
75
Контрольные вопросы
1. Каким способом во временных логических схемах фиксируется
понятие «состояние»?
Можно создать схему триггера, который перебрасывается в со-
2.
стояние «0» при входных сигналах X
= X2 = 1, а сигналы X1 = 1, X2 = 0 и X1 = 0, X2 = 1 являются ней-
X
1
= X2 = 0 и в состояние «1» при
1
тральными. Почему такие триггерные схемы не нашли применения?
3.
Почему при создании временных логических схем используют-
ся триггерные схемы, а не элементы временных задержек?
4.
Чего надо опасаться при проектировании временных логиче-
ских схем с числом состояний более двух?
Для чего нужны «установочные» входы в триггерных схемах?
5.
76
5. ТИПОВЫЕ ВРЕМЕННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ
И УСТРОЙСТВА
5.1. Триггерные схемы
5.1.1. Классификация триггерных схем
Простейшая
схема типа RS
была синтезирована в разд. 4.3 и было
показано, что триггер является элементом памяти.
RS-
триггер может быть как самостоятельным устройством, так и
частью более сложных триггерных схем.
Триггерные схемы классифицируются по следующим показате-
лям.
1.
По способам представления выходной информации схемы
подразделяют на динамические и статические.
У динамических триггерных схем логическая единица на выходе
соответствует генерации последовательности импульсов, нуль – отсутствию импульсов. Динамические триггеры представляют малочисленную группу, используются редко и в данном пособии не рассматриваются.
У статических триггерных схем выходные сигналы (логические
нуль и единица) соответствуют определенным уровням напряжения:
единица – высокий (по абсолютной величине уровень), нуль – низкий, близкий к нулю, уровень. Сказанное относится к распространенной в настоящее время так называемой положительной логике. В
отрицательной логике – наоборот, логическая единица соответствует
низкому уровню напряжения.
По наличию специального синхронизирующего входа триггер-
2.
ные схемы делятся на асинхронные и синхронные. Последние могут
перебрасываться только при появлении специального синхронизирующего импульса.
3.
По способам управления триггерные схемы делятся на схемы
со статическим управлением, у которых переброс триггера осуществляется, когда уровень входного сигнала достигает определенного
уровня, и схемы с динамическим управлением, у которых переброс
осуществляется по фронту или спаду управляющего сигнала, т.е. при
изменении его уровня.
77
4. По количеству ступеней в триггерных схемах различают од-
12
()
aaaa
ноступенчатые и двухступенчатые триггеры. Об особенностях этих
схем подробно будет сказано ниже.
По функциональным свойствам триггеры делятся на следую-
5.
щие типы: RS,
По наличию или отсутствию входной логики.
6.
7.
По наличию или отсутствию установочных входов. Сигна-
D, DV, JK, T и некоторые другие.
лами по этим входам триггер можно устанавливать в любое состояние, минуя входную логику.
8.
По степени симметрии – на симметричные и несимметрич-
ные. Последний вариант рассматриваться не будет.
Начнем знакомство с наиболее простых триггерных схем.
5.1.2. Асинхронный RS-триггер
из вариантов асинхронного RS-триггера, построенного на
Один
элементах ИЛИ – НЕ, был рассмотрен в разд. 4.3. RS-триггер может
быть построен и на элементах И – НЕ. Для того чтобы преобразовать
триггер (cм. рис. 4.9) на новые элементы, вспомним, что по правилу
Моргана
∨= элемент ИЛИ – НЕ можно заменить на эле-
12
мент И с инверсией аргументов.
Рис. 5.1. RS-триггер на элементах И – НЕ (а, б) и его условное
В результате получим схему на рис. 5.1, а. Затем перенесем ин-
версию входов схемы по цепи обратной связи на выходы этих схем
при этом выходы Q и Q как бы поменяются местами), а инверсии
(
78
обозначение (в)
входов произведем с помощью отдельных схем. В результате получим схему на рис. 5.1, б. Собственно триггер теперь образован элементами И – НЕ, а входные инверторы обычно не относят к схеме
триггера. Но в схеме триггера на элементах ИЛИ – НЕ «нейтральным» набором входов было X
входные сигналы X1 и X
даются
3
== XX
1
инвертируются и на собственно триггер по-
2
1
и
набором триггера на элементах И – НЕ будут X
= X2 = 0. На новой схеме рис. 5.1, б
1
1
== XX
. Таким образом «нейтральным»
2
4
= X4 = 1, а сигнала-
3
ми, осуществляющими переключение, – нулевые сигналы. Это обстоятельство отражено на условном обозначении такого триггера
кружками у входов S и R (рис. 5.1, в).
В некоторых сериях ИМС (К555, К564, К1533) имеются асинхронные
RS
-триггеры. Например, К564РТ2 содержит четыре неза-
висимых триггера (у каждого только один выход Q), причем у этой
ИМС имеется управляющий вход, переводящий все выходы в высокоимпедансное состояние при нулевом сигнале на этом входе. ИМС
К555РТ2 и К1533РТ2 также содержат четыре независимых RSтриггера, но с инверсными входами, причем у двух из них установка
единицы производится по двум входам S
и S2, соединенным по схе-
1
ме И (рис. 5.2).
Рис. 5.2. Интегральная микросхема К1533РТ2
79
5.1.3. Синхронный RS-триггер
Логическая
структура синхронного RS-триггера показана на
рис. 5.3, а. Из рисунка видно, что на его входе расположены две схемы И, выполняющие роль ключей для сигналов S и R. При отсутствии синхронизирующего сигнала, т.е. при C = 0, на выходах схем И
будут нули независимо от величин S и R и, следовательно, триггер не
меняет своего состояния. При наличии синхросигнала C = 1 на вход
триггера допускается сигнал S = 1 или R = 1, производящий соответствующий переброс триггера (S = R = 1, как и у асинхронного триг-
гера недопустимо). Условное обозначение синхронного RS-триггера
показано на рис. 5.3, б. Такой триггер входит как составная часть в
двухступенчатые триггерные схемы.
Рис. 5.3. Логическая структура (а), условное обозначение (б)
и иллюстрация работы (в) синхронного RS-триггера
Графическая иллюстрация работы синхронного RS-триггера показана на рис. 5.3, в. Синхронный RS-триггер может быть построен
полностью на элементах И – НЕ (рис. 5.4).
Рис. 5.4. Схема синхронного RS-триггера на элементах И – НЕ
80
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]