Добавил:

ivanov666 Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Башкирский Государственный Аграрный Университет

Предмет:

[НЕСОРТИРОВАННОЕ]

Файл:

Электронные устройства автоматики основы цифровой электроники. Курс лекций

.pdf

Скачиваний:

Добавлен:

07.09.2026

Размер:

1 Мб

Скачать

☆

<<< < Предыдущая 1 2 3 4 5 6 7 8 9 1011 / 1311 12 13 > Следующая >>>

Выходы CR – перенос,

– «заем»; вход C – стробирование пер-

воначальной установки, вход R – сброс на нуль.

Для осуществления прямого счета на вход –1 подается высокий уровень напряжения, а на вход +1 подаются положительные импульсы. Счет будет вестись от того числа, которое было предварительно записано в счетчик. После заполнения счетчика на выходах Q

уста-

навливается высокий уровень, но на выходе CR появится отрицательный импульс переноса в старшую тетраду. Аналогично счетчик работает в режиме обратного счета (на уменьшение показаний).

Схемные решения реверсивных счетчиков достаточно сложны и в настоящем пособии не рассматриваются.

5.4. Полупроводниковые запоминающие устройства

5.4.1. Классификация запоминающих устройств

вычислительной технике широко используются полупроводни-

ковые запоминающие устройства (ЗУ). Современная технология позволяет получать очень большие объемы памяти на одном кристалле при низкой цене. Рассмотрим функциональные типы ЗУ:

ЗУ, позволяющие как записывать в них информацию, так и

считывать. Такие ЗУ в вычислительной технике получили название оперативных запоминающих устройств (ОЗУ);

ЗУ, позволяющие только считывать предварительно записан-

ную в них информацию. Эти ЗУ называют постоянными ЗУ (ПЗУ).

ОЗУ разделяются на статические и динамические. Статические ОЗУ в качестве элементов памяти используют триггерные схемы. В качестве запоминающего элемента динамического ОЗУ выступает входная емкость МДП структур. Запись логической единицы означает заряд входной емкости транзистора. Так как эта емкость имеет небольшую величину, то заряд на ней быстро самоликвидируется через сопротивление утечки затвора МДП транзистора. Поэтому для нормального функционирования таких ЗУ каждые 1…2 мс необходимо проводить регенерацию, т.е. восстановление разряда тех емкостей, которые были заряжены. Регенерация усложняет функционирование динамических ОЗУ, но, поскольку ячейка динамического ОЗУ занимает меньше места, то на одном кристалле можно разместить значительно большее количество ячеек памяти, чем в статическом

101

ОЗУ. Динамические ОЗУ находят широкое применение в вычислительной технике, если требуется большой объем памяти (более нескольких килобайт).

ПЗУ по методам и кратности записи в них информации делятся на собственно ПЗУ, в которое информация записывается в момент изготовления, программируемые ПЗУ (ППЗУ), в которые запись ин- формации возможна только один раз и производится потребителем, и

репрограммируемые ПЗУ (РПЗУ), в которые информацию можно

записывать многократно. Стирание ранее записанного в РПЗУ производится или электрическим методом, или с помощью ультрафиолетовых лучей. Такие РПЗУ сохраняют записанную информацию в течение нескольких лет, а стирание ранее записанного с помощью ультрафиолетовых лучей занимает несколько минут.

Время обращения к современным полупроводниковым ЗУ (т.е. время, через которое можно получить записанную информацию или время, необходимое для записи информации) составляет десятые и сотые доли микросекунды.

5.4.2. Схемотехника полупроводниковых запоминающих устройств

Полупроводниковые

ЗУ с произвольной выборкой, т.е. с возмож-

ностью обратиться к любой ячейке памяти, получили наибольшее распространение. Структурная схема подавляющего большинства ЗУ с произвольной выборкой одинакова. Основой является матрица памяти. Каждая ячейка этой матрицы имеет свой адрес. В каждую ячейку памяти можно записать один или несколько бит информации

до 16 бит).

(

Под термином организация памяти понимается запись в виде произведения двух величин: числа адресов памяти и разрядности каждой ячейки (например, 2Кх8; 256Кх1; 4Кх16 и т.д.).

Типовая структура ИМС памяти с произвольной выборкой показана на рис. 5.26. Адрес ячейки памяти разбит на две части: адрес строк и адрес столбцов матрицы памяти. Для каждой части адреса имеется свой дешифратор (строк и столбцов). По передаваемому адресу и сигналу управления запись/считывание осуществляется выбор нужной ячейки памяти и осуществляется запись в эту ячейку вводимой информации или считывание из нее записанной ранее информации.

102

Рис. 5.26. Структура ИМС памяти с произвольной выборкой

Кроме этих узлов, в ИМС памяти имеется устройство управления, координирующее работу остальных устройств в случае, если в данный момент должна работать именно эта ИМС, что определяется сигналом выбора микросхемы. Если данная микросхема не выбрана, то устройство управления переводит входные и выходные шины микросхемы в высокоимпедансное состояние. Это действие необходимо, так как в микропроцессорных системах все внешние устройства подключены к одной и той же магистрали и на работу с одним из устройств не должны оказывать влияния остальные, подключаемые к тем же самым проводам данной магистрали (например, магистрали данных).

Если организация памяти, например, 256x1, то для запоминания одного байта, т.е. 8 бит, необходимо восемь таких ИМС, работающих синхронно (каждая ИМС осуществляет запись или считывание 1 бита). Если число адресов велико (например, 64 К или 256 К), то для уменьшения числа адресных выводов из ИМС (16 или 18 адресных выводов) применяют мультиплексирование. В этом случае адрес поступает в два этапа: адрес строки (8 или 9 разрядов) и адрес столбца

или 9 разрядов) с подачей дополнительных сигналов, указываю-

щих, какая часть адреса в данный момент подается на ИМС. Естественно, что для запоминания адреса полностью необходимо иметь дополнительные регистры в системе дешифрации адресов. Если используются несколько ИМС, например, с организацией 16 К х 8, а общий объем памяти требуется 64 Кбайт, то для организации работы четырех (64 : 16 = 4) ИМС используется дополнительный (внеш-

103

ний) дешифратор на два входа, на которые подаются два старших адресных разряда, и четыре выхода, каждый из которых подключен к выводам «выбор схемы» этих четырех ИМС. Таким образом, при подаче адреса два старших разряда подаются на внешний дешифратор, а остальные 14 (для общего числа 2

адресов) – непосредственно на

дешифраторы этих четырех ИМС, и в конкретный момент работает только одна из четырех ИМС, адрес которой определен двумя старшими разрядами.

Итак, запоминающие устройства относятся к временным логическим схемам (выход данных зависит от предыстории, т.е. оттого, что было записано в соответствующем регистре), хотя значительная часть логики ИМС является комбинационной (дешифраторы, мультиплексоры и т.п.).

В последние годы появились новые типы ИМС репрограмируемой памяти с электрическим стиранием. Это так называемая FLASHпамять, не требующая источника питания для сохранения записанной информации. Запоминающим элементом FLASH-памяти является один МОП-транзистор с так называемым плавающим затвором, выполненный по особой технологии. Для организации накопителя запоминающие элементы размещены так, что организуют прямоугольную матрицу, аналогичную матрице в обычных ПЗУ или ОЗУ. Напряжение питания FLASH-памяти от 2,7 до 5 В. При записи необходимо напряжение 12 В.

Одним из достоинств FLASH-памяти является возможность ее перепрограммирования без изъятия самой микросхемы из «системы»

(

платы), где она установлена. В ИМС FLASH-памяти обычно предусмотрено несколько вариантов защиты от случайного стирания данных при их изменении из-за помех или переходных процессов при включении или выключении питания.

ИМС FLASH-памяти позволяют строить ЗУ объемом в десятки мегабайт и тем самым могут заменить накопители информации на жестких дисках в компьютерах.

Многие фирмы выпускают большой ассортимент ИМС FLASHпамяти объемом до нескольких мегабайт с организацией 8- или 16разрядных слов. Их внешний интерфейс делают последовательным

для хранения небольших массивов данных) или параллельным, ко-

(

торый по физическому и логическому устройству ничем не отличается от обычных ПЗУ за исключением того, что у них есть специализированный вход разрешения записи.

104

5.5. Реализация на ПЗУ комбинационных

, , ...,

XX X

логических устройств

Постоянные

запоминающие устройства могут быть использованы

для реализации комбинационных логических функций. Особенно удобны для этой цели ППЗУ и РПЗУ, которые программировать может сам пользователь.

Как известно, комбинационная логическая функция n переменных

может быть задана своими значениями для

комбинаций переменных, т.е. таблицей истинности. При программировании ПЗУ будем считать комбинацию аргументов

адресом ячейки памяти, в которую надо записать значение функций. Таких комбинаций может быть необходима ИМС памяти с организацией

, следовательно, полностью определенной функции

х 1. Если надо запро-

граммировать, например, 8 функций п переменных, то ИМС должна иметь организацию

х 8 и т.д.

Современные ИМС РПЗУ с ультрафиолетовым стиранием имеют

в одном корпусе до 256 Кбит памяти, например ИМС типа К573РФ7 имеет организацию памяти 32 К х 8. Используя такое РПЗУ, можно запрограммировать восемь различных функций 15 переменных

= 32 К). Время выборки у ИМС серии К573 менее 0,5 мкс.

ПЗУ можно использовать, заменяя жесткие логические схемы, например, для решения таких задач, как исправление ошибок при декодировании корректирующих кодов. Поясним это на примере кода Хэмминга для исправления одиночных ошибок. Известно, что для получения таких свойств к группе, например, из четырех информационных символов, необходимо добавить три контрольных символа по определенным правилам. После этого добавления получается 7разрядная кодовая комбинация. При искажении одного любого символа этой комбинации будут получены еще семь различных кодовых комбинаций.

Если эти восемь 7-разрядных двоичных чисел трактовать как адреса ячейки памяти, то, используя ПЗУ с организацией 2

= 128 x 4

бита, можно в четыре разряда ячеек памяти по этим адресам записать исходное 4-разрядное число. Таким образом, для декодирования (т.е. получения неискаженного исходного двоичною числа) можно использовать всего один корпус ИМС памяти вместо многих корпусов простых логических ИМС.

105

5.6. Программируемые логические матрицы

...;

Программируемые

логические матрицы (ПЛМ) являются разно-

видностями ППЗУ (однократно программируемых).

С помощью ПЛМ можно реализовать любую комбинационную логическую функцию, записанную в дизъюнктивной нормальной форме. Обычно в одном корпусе ИМС реализуется несколько функций вида

ZXXX XXX XX

=∨∨∨

12 23

131 34

ZXXXXXXX

=∨∨

123

21234

...

Для реализации таких функций надо образовать сначала все произведения, а затем сделать их логическое сложение. Для этой цели используется матричный принцип получения нужных сигналов пережиганием части нихромовых перемычек, соединяющих вертикальные и горизонтальные шины матрицы (рис. 5.27). Эти пережигания

осуществляются подачей напряжения между шинами

b , доста-

точного для пережигания перемычки. В этом и заключается процесс программирования матрицы. ИМС ПЛМ содержит две такие матрицы: матрицу произведений и матрицу сумм (рис. 5.28).

Рис. 5.27. Матрица с пережигаемыми перемычками

106

Рис. 5.28. Структура программируемой логической матрицы

На матрицу произведений подаются входные переменные и их

инверсии. На рисунке у матриц точками отмечены оставшиеся перемычки. В этом случае, например, функция на выходе

Z будет иметь

вид

XXXXXXXXZ ∨∨=

Отечественная промышленность выпускает ПЛМ типа КР556РТ1 и КР556РТ2 на 16 входных переменных, 48 конъюнкций и 8 выходных функций; у схем РТ1 – выходы с открытыми коллекторами, у РТ2 – с тремя состояниями выхода.

107

6. ЭЛЕКТРОННЫЕ СХЕМЫ,

РЕАЛИЗУЮЩИЕ ЛОГИЧЕСКИЕ ФУНКЦИИ

6.1. Классификация логических ИМС

Логические

функции можно реализовать различными техниче-

скими средствами, например, с помощью релейно-контактных устройств. Однако в настоящее время наибольшее распространение для этих целей получили электронные средства, обладающие значительным быстродействием, малым потреблением энергии, малыми габаритами, высокой надежностью.

При использовании электронных средств (транзисторов, интегральных микросхем и т.п.) необходимо сопоставить логическим переменным определенные уровни напряжений. Существуют два способа этого: 1) логической единице соответствует напряжение высокого (по абсолютной величине) уровня, логическому нулю – низкий уровень (положительная логика); 2) единице соответствует низкий уровень, нулю – высокий (отрицательная логика).

В настоящее время второй способ получил малое распространение. Следует заметить, что эти два представления взаимозаменяемы, что следует из правил Моргана (операция Z = X

ке эквивалентна операции

XXZ ∨= в отрицательной логике).

в положительной логи-

1X2

Подавляющее большинство современных ИМС на биполярных транзисторах делается по n–p–n технологии (это выгодно с точки зрения быстродействия). Поэтому в качестве логической единицы выбирается положительное напряжение, соответствующее напряжению на коллекторе n–p–n транзистора. В схемах на КМОП-транзисторах напряжение питания также положительное. В некоторых микросхемах используется несколько источников (+12 В, +5 В, –5 В), но все равно логической единице соответствует положительное напряжение.

ИМС логических элементов выпускаются сериями, включающими много их разновидностей. Обозначаются эти серии в зависимости от типа используемых приборов. При использовании биполярных транзисторов для выполнения функций И и ИЛИ могут быть использованы диоды или транзисторы, для выполнения функций НЕ – только транзисторы. Отсюда названия серий: ДТЛ – диодно-транзисторная логика, ТТЛ – транзисторно-транзисторная логика. Разновидностью последней является транзисторно-транзисторная логика с диодами

108

(переходами) Шоттки (ТТЛШ), которая отличается от ТТЛ большим

0,5( ).

быстродействием.

В серии ИМС на МОП структурах все операции (И, ИЛИ, НЕ) выполнены на транзисторах. N–МОП структуры обладают большим быстродействием, чем р–МОП структуры. В настоящее время очень широко распространены ИМС, выполненные на совместных п – МОП и р–МОП структурах (так называемые КМОП структуры), обладающие очень большой экономичностью.

Рассмотренные типы ИМС наиболее распространены. Из других менее распространенных серий ИМС можно отметить схемы интегральной инжекционной логики (И2Л) с большой плотностью упаковки и малым потреблением энергии и схемы эмиттерно-связанной логики (ЭСЛ), обладающие очень большим быстродействием. Но эти серии ИМС трудно стыкуются с ТТЛ и МОП логикой. Основное распространение получили ТТЛ (ТТЛШ), п–МОП и КМОП логические схемы; ДТЛ считается устаревшей.

Количество транзисторов на одном кристалле современных ИМС достигает нескольких миллионов (микропроцессор P5 «Pentium»). Размеры отдельных транзисторов составляют доли микрометра.

6.2. Основные параметры логических ИМС

Оценка

ИМС данного функционального назначения производится

по следующим параметрам:

быстродействию;

–

потребляемой мощности;

–

коэффициенту разветвления;

–

коэффициенту объединения по входу;

–

помехоустойчивости;

–

энергии переключения;

–

надежности.

–

Быстродействие характеризуется задержкой распространения сигнала, т.е. интервалом времени между изменениями сигналов на входе и выходе ИМС. При больших частотах переключения из-за наличия паразитных емкостей к инерционности носителей в кристалле фронты импульсов растягиваются. Для простоты фронты и спады импульсов аппроксимируются прямыми, а задержка определяется по уровню 0,5 (рис. 6.1). Задержки фронта и спада импульса несколько различаются. Обычно указывается их средняя величина:

tt t=+

зад

→→

зад

109

Рис. 6.1. Графическое изображение сигналов на входе и выходе ИМС

В некоторых случаях важно время нарастания (спада) сигнала.

Этот интервал времени измеряется по уровню 0,1 и 0,9.

Потребляемая мощность в простых логических элементах меняется при изменениях выходных сигналов. В паспорте указывается среднее значение потребляемой мощности. Этот параметр является очень важным: при большой степени интеграции может наступить перегрев кристалла и выход его из строя.

Коэффициент разветвления определяет нагрузочную способность ИМС и численно определяется количеством аналогичных ИМС, которые могут быть подключены к выходу данной ИМС без нарушения ее функционирования.

Коэффициент объединения по входу показывает, сколько логических входов имеет микросхема. Для простых ИМС этот коэффициент колеблется от двух до восьми.

Помехоустойчивость определяется допустимым напряжением помех на входе ИМС, при котором не нарушается ее функционирование. Эта величина определяется как разность между минимальными значениями выходного и входного напряжений в состоянии высокого уровня и максимальными значениями выходного и входного напряжений в состоянии низкого уровня. Эти определения иллюстрируются рис. 6.2, на котором приведены численные значения уровней ТТЛ ИМС с напряжением питания +5 В. Другими словами, уровень логического нуля, снимаемого с выхода нагружаемой ИМС,

110

<<< < Предыдущая 1 2 3 4 5 6 7 8 9 1011 / 1311 12 13 > Следующая >>>

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]