книги из ГПНТБ / Филимонов Г.А. Основы цифровых устройств систем управления учебное пособие

исходит при помощи логической схемы "И", а суммирование на комбинационном сумматоре с последовательным вводом разря­

рис.120. В состав устройства входят регистр множимого Pi , регистр множителя Рг регистр произведения Р3 ,сумматор и схема "И".

Регистры имеют разное количество разрядов, что позво­ ляет автоматически сдвигать частные произведения на один разряд при их суммировании. Для упрощения будем считать, что импульсы проходят через схему "И" и сумматор без за­ держки. В этом случае Pi имеет 2 n + I разрядов. Р2 непо­ средственно не участвует в процессе образования взаимных сдвигов частных произведений, поэтому для него количество разрядов берется равным п /количество цифр множителя/.

Перед умножением в регистры Р и Рг вводятся значе­ ния множимого и множителя в виде последовательных импульс­ ных кодов младшими разрядами вперед.

Начальный этап работы устройства состоит в образова­

пает на вход А сумматора и далее на вход регистра Р3 ,в ко­ тором последовательно передвигается справа налево, В это же время множимое по цепи обратной связи EF перезаписывает­

180

ся в регистр Pi . К концу первого этапа работы устройства множимое вновь оказывается записанным в регистр Pi ,а пер­ вое частное произведение записывается в правую половину/^. Для записи чисел в регистры Р1 и Р3 и сдвига их непрерыв­ но подаются тактовые /сдвигающие или управляющие/ импуль­ сы.

На втором этапе работы устройства происходит образо­ вание второго частного произведения и суммирование его с первым. Поскольку Р 3 имеет на один разряд меньше, чем Pi9 первое частное произведение поступает на вход сумматора на один такт раньше второго. Сумма первых двух частных произ­

в регистре устанавливается значение суммы всех частных про­

представленные в прямом коде. Разряды дробной части сомно­

именных знаках. Шея в виду, что при изображении положи­ тельного числа в знаковом разряде записывается код "О", при изображении отрицательного - код " I”, можно заметить, что их соотношения при определении знака произведений со­ ответствуют соотношениям входных и выходных сигналов ло­ гической схемы "ИЛИ-ИЛИ". В связи с этим указанная схема часто используется как определитель знака произведения.

Например, если берется произведение ( + ) ( + ) = ( + ) ,

181

В качестве определителя знака произведения можно использовать триггер. Если на счетный вход его последова­ тельно подать кодовые импульсы знаков сомножителей, то в конечном итоге триггер будет переброшен в состояние, соот­ ветствующее коду знака произведения. В этом случае исполь­ зуется таблица сложения двух одноразрядных двоичных чи­ сел по модулю два:

0 + 0 = 0$

1 + 0 = 1 $

0 + 1 = 1 $ I + I = 10.

Время, необходимое для умножения двух п - разрядных двоичных чисел с помощью рассмотренного умножителя, можно определить на основании следующих соображений. На каждый этап работы умножителя требуется 2п + I тактов, число эта­ пов равно п . Кроме того, необходим еще один такт работы умножителя для записи в Рд кодового импульса старшего раз­ ряда конечного произведения, который образуется как импульс переноса в схеме сумматора, при этом произведение полностью заполняет регистр Р, . Тешим образом, общее время умножения двух л - разрядных чисел равно

ножителя упрощается и время умножения уменьшается в два раза. В этом случае регистры множимого и произведения долж­ ны содержать также л разрядов. В регистр произведения включается схема запрета, с помощью которой после каждого сложения "стирается" младший разряд частных сумм.

182

§ 2 2 . Делительное устройство с сумматором параллельного действия

Рассмотрим схему, выполняющую деление в прямом коде по способу "без восстановления остатка". Для реализации де­

характеризуется наличием в сумматоре делимого в прямом ко­

в результате чего производится вычитание делителя из дели­ мого. По окончании переходных процессов в сумматоре подает­ ся сигнал опроса на Е>хг. Если знак остатка в сумматоре по­ ложительный, то на выходе схемы И£ появляется сигнал, ука­ зывающий на невозможность деления ввиду переполнения раз­ рядной сетки. Если знак остатка отрицательный, то деление

183

возможное Определение цифр частного начинается с подачи сигнала опроса на 8 х 3.Этот сигнал устанавливает триггер Т в состояние, противоположное состоянию триггера

сдвигающий делитель на один разряд вправо. По окончании пе­ реходных процессов, связанных со сдвигом, на 8 х 1 снова по­ дается сигнал переписи, который переписывает сдвинутый де­ литель в сумматор. После окончания переходных процессов в сумматоре на Ь х 5 подается сигнал, на выходе схемы И2по­

является сигнал, если знак остатка положительный, и не по­ является, если знак остатка отрицательный. При положитель­

Рассмотренный процесс повторяется до получения частно­ го с количеством разрядов, определяемым разрядной сеткой мамины.

Окончание процесса деления может быть осуществлено или специальным счетчиком, или путем занесения единицы в младший разряд регистра 2 перед началом деления.

При этом переход триггера старшего разряда регистра2 из состояния "I" в состояние "0я будет означать момент окончания деления. По окончании деления частное будет за­ писано в регистре 2 в прямом коде.

184

§23. Принцип цифрового интегрирования

Впрактике автоматического управления достаточно час­ то используются автономные интегрирующие устройства с по­ вышенной точностью - цифровые интеграторы. В связи с этим представляется целесообразным в данной главе рассмотреть

В цифровых интегрирующих устройствах используется приближенное представление интеграла какой-либо функции как суммы площадей элементарных прямоугольников, каждый

но представлен как сумма площадей элементарных прямоуголь­ ников. При этом предполагается, что диапазон изменения

где 3 0 - начальное значение интеграла.

Если считать, что каждое из приращений принято за еди­ ницу отсчета, т .е . Л 1 = I , то

Таким образом, для приближенного вычисления интеграла достаточно сложить все ординаты, соответствущие каждому из элементарных прямоугольников. Следовательно, процесс интегрирования сводится к суммированию чисел, представляю­ щих ординаты. Каждая следующая ордината представляет собой

185

предыдущую плюс /или минус/ приращение д у . ординаты для

Поэтому величины ординат можно вычислять следующим образом:

получить, накапливая приращения ординаты для всех участ­ ков.

теграла, которое выдается также в виде отдельных импуль­

пульсов можно считать приращением подынтегральной функции, обозначая это приращение как сумму нескольких элементарных

186

каждого шага интегрирования,

Код числа у 4 хранящийся в регистре 2, при каждом шаге интегрирования передается в регистр 3, в котором на­ капливается число} соответствующее суше ординат, т*е* ве­ личина интеграла. Суммирование кода числа у е кодом числа

выходе его получается импульс переполнения или переноса в старший разряд. Импульс переполнения регистра 3 будем счи­

187

Коэффициент к /масштабный множитель/ показывает, что для получения одного импульса переполнения на выходе реги­

д ^ - приращение ординаты для данного интервала.

Приближенное значение интеграла при этом будет равно

188

И Т*Д*

2. Половина приращения ординаты прибавляется к нач ному значению ординаты:

ЛЖ -

№г - = Й»<

ср. /178/

ц ± — & = и* % 2 Чср

3. Полученные средние значения ординат суммируются накопителе /регистр S / . Сумма средних значений ординат принимается за приближенное значение интеграла

налов на вход интегратора, алгебраически суммируются с по­ мощью схемы £ д ^ в прямом или дополнительном коде. Полу­

ченный код суммируется с кодом, хранящимся в регистре помощью одноразрядного сумматора H i . Новое значение

189