книги из ГПНТБ / Филимонов Г.А. Основы цифровых устройств систем управления учебное пособие

одном из входов А

или В

(AV В)

и нет сигналов

одновремен­

но на

обоих

входах

(A A

B)j

сигнал на выходе

С

появляется

только тогда, когда входные сигналы имеются одновременно

на обоих входах. На рис.109,б

показана функциональная

схе­

ма ОС-2, реализующая логические

выражения /1 5 7 /.

Иногда сумматор ОС-2 называют полусумматором /АВ/

и

обозначают на схемах 1/2 £ .

На рис „ПО приведены функциональная и

электрическая

схемы ОС-2 на феррит-транзисторных ячейках. Как видно

из

таблицы 5, выход С

соответствует выходу схемы

"И ", а

вы­

ход S

отвечает выходу схемы антисовпадений.

Таким образом,

полусумматор

эквивалентен

совокупности двух

упомянутых

схем. Полусумматор может давать как задержку Т/2 ,

так

и

задержку Т

/ри с .110/.

Рассмотрим кратко работу функциональной

схемы

ОС-2.

Импульсы, поступающие на входы А и В, записываются

в фер-

риттранзисторные

ячейки схемы совпадений

и собирательной

щие как

со

входа А, так

и со входа В. Схема совпадения

вы­

дает импульсы запрета только в

случае,

когда

на

оба

входа

А и В

поданы импульсы. Поэтому,

если

подать

импульс

тока

на один из

входов /А или В /,

то

с выхода схемы

"ИЛИ" /вы­

ход S / поступит импульс

;

если же одновременно

подать

импульсы

на оба входа ОС-2, то схема "И" выдает

импульс

запрета.

В

этом случае со

схемы "ИЛИ" импульса не

будет,

но появится импульс на выходе схемы "И" /выход С / .

Одноразрядный сумматор на три входа

Одноразрядный сумматор на три входа /ОС-3/ предназна­

чается для

суммирования

трех

одноразрядных двоичных

чи­

сел /трех

цифр/, одновременно поступающих на его

входы

и

представленных в виде импульсов или уровней потенциала.

ОС-3

имеет

три входа» А,

В и С

и два выхода:

$ и С*

/рис.

I I I / .

На входы А и В поступают

значения суммируемых ци£р

него

младшего

разряда.

На выходе S

образуется

значение циф­

ры

данного

разряда суммы, а на выходе С;

- значение пере­

носа в старший разряд.

Совокупность всех комбинаций для ОС-3

показана в табл,б

Таблица 6

Вход А

Вход В

Вход С

Выход S

с '

0

0

О

О

О

I

0

О

I

О

О

I

О

I

О

О

О

I

I

О

I

I

О

0

I

I

0

I

О

I

0

I

I

О

I

I

I

I

I

I

следующие выражения:

3= (АлвлС)у(7\лВлС)л[МлВМАлС)у(ВлС)] ;

cWAaS M A aC M S aC).

Z150/

Эти логические формулы словесно можно выразить

так:

сигнал на выходе $ появляется тогда, когда на всех

входах

(А/ШЛС) или на

одном из

них

(А V В V С) имеются

сигналы и

нет сигналов одновременно

на

каких-либо двух входах (AaB)v

(А л С) V (ВЛ С)}

сигнал

на

выходе с' появляется

только

нее чем на двух

входах ( A v В) л

( A v С ) л ( В v С ) .

Структурная схема ОС-3, реализующая формулы

/1 5 8 /,

показана на рис

.112. Эта схема

значительно проще,

чем та,

имеет меньшее

количество

элементов с меньшим количеством

входов.

,

ОС-3

на

полупроводниковых триодах имеет наиболее про­

стую схему

в

том случае,

если триоды работают как управляе­

проводящем состоянии. Схема такого ОС-3 представлена

на

р и с .И З , Все входы и выходы сумматора

имеют по две

шины,

при этом коду "I" соответствует на шине I потенциал, близ­

кий к нулю, и на шине 2 -

потенциал

Зв, а коду "О" -

на­

личие

на шине

I потенциала

- Зв

и на шине 2 -

потенциала,

близкого к нулю.

Триоды Tj

и Т£ - выходные.

В зависимости

от

их состоя­

ния на

выходах

S и С1 образуется

либо

код " I" , либо

код

*0". Первые шины выходов S и С

связаны с коллекторами

три­

одов

и Т2

соответственно, поэтому

потенциал,

близкий к

нулю, образуется на них, когда триоды

проводят

ток,

т ,е .

когда

ток через сопротивления Я{ тл /?3

не течет

и на

базах

Таким образом,

когда

триоды

или Т,

проводят

ток,

потенциал на шине £

или С

соответствует коду " I" .

Когда

триод Ti или Т,

не

проводят ток,

потенциал

на шине S или

С 1 соответствует

коду к0".

Триоды Т3

-

- включены по группам последователь­

но сопротивлениям Ri

и R3

. Последовательно

сопротивлению

Rt

включены группы триодов Т3<)Т6 и Т

Тд , Т? и 7 ^ ;

Т ^ , Т в

и Tj j !

и Tf3 , а

последовательно

сопротив­

лению

R3 -

группа триодов T5 , T fl

и Т )2

;

Т5 , Т9

и Tj 3 ;

Т 10

и Т 13

. Через

сопротивление

или

/?

ток проходит

только в том случае, когда все триоды одной

из групп, от­

носящихся к данному

сопротивлению,

отпертые

Тока в

этих

Если на вход А сумматора подан

код "I" ,

а на

осталь­

ные входы - код "О", то потенциалы

на

шинах входов

и вы­

ходов распределяются так, как показано

на р и с .И З .

В

этом

случае потенциалы на шинах выхода 3

соответствуют

коду

"I", а на шинах выхода С1

- коду "О"}

это вызвано тем,что

одни триоды / Т 3 , Т 5 ,

Т? , Т е

и Т 12

/

сумматора заперты,

а другие / Т А, Т 6 , Tfl ,

Т 10 ,

Ти

и Т13

/ отперты.

В каждой

группе триодов, относящихся к

сопротивлению

/? , имеется по

ление

R

ток не течет, триод

отперт и распределение

потенциалов на шинах выхода 3

соответствует коду " I" . В

то же

время

триоды одной из

групп, относящихся к

сопротивле­

нию

R3

, а

именно TJ0 и Ti3

, отперты и через сопротивле­

ние Йъ течет

ток. Триод Т2

заперт, и распределение

потен­

циалов на шинах выхода С соответствует коду "О".

Нетрудно убедиться в том, что и во всех остальных слу­

чаях

достигается соответствие

входных и выходных

сигналов

согласно

табл.6 о

Комбинационный сумматор на основе ОС-3

Комбинационный сумматор с последовательным вводом раз­

рядов слагаемых, имеющий своей

основой одноразрядный

сум­

матор на три входа, показан на рис.114.

Входы А и В используются

для

последовательного

ввода

разрядов

слагаемых. Вход С через

линию задержки

соединен с

его же выходом переноса С*

и используется для ввода

кодов

переноса из младших разрядов в соседние старшие.

Линия задержки в цепи переноса рассчитана так,

чтобы

кодовый

импульс

переноса,

образующийся при сложении цифр

т - го

разряда

слагаемых,

поступал на вход С одновременно

с поступлением на входы А

и В

кодовых

импульсов

цифр

/т + I /

—го разряда слагаемых. Если

обозначить время

за­

держки импульса в ОС-3 через

£с, то время задержки импульса

в лнии ЛЗ /обозначим его

Ьг /

будет равно

,

I

,

lr

s

с '

дования

СИ равна

общей

тактовой частоте машины.

Выходной

вентиль

В ^ служит

для

синхронизации кодовых импульсов сум­

мы, образующихся

на

выходе S ОС-3. Сумма, как

и слагаемые,

представляется в

виде

последовательного импульсного кода.

момент

t Q ,

то

первый

кодовый импульс суммы возникает

на

выходе

в момент

Ь0 + Ьс . При и - разрядных слагаемых

сумма

может

быть

/ п

+ I /

- разрядным числом. Поэтому последний

кодовый импульс

суммы появится на выходе сумматора в момент

Отсюда следует,

Ъо + Ьс + п Т •

что время суммирования двух п - разряд­

ных двоичных чисел в

рассматриваемом сумматоре равно

Ts ~пТ+Ьс .

/ 159/

Время Ьс часто бывает значительно меньше

времени од­

ного такта Т, что позволяет считать

ТЕ ~пТ.

ДбО/

ем в регистрах находятся соответственно

слагаемые А

и В.

Триггер

установлен в состояние, соответствующее

нулю.

При этом

схемы И и

закрыты. При подаче

сигнала на B>xi

триггер

Т 1 устанавливается в состояние

"I"

и высоким

по­

тенциалом с выхода Т открывает

схемы И и И, для

передачи

слагаемых на входы

ОС-3. После

окончания

переходного

про­

цесса в триггере Т

на В х &поступают импульсы

сдвига,

каж­

дый из которых сдвигает слагаемые вправо

на

один

разряд.

Импульсы сдвига выталкивают слагаемые разряд за

разрядом,

гаемые в виде последовательных

импульсных кодов

подаются

младшими разрядами вперед на входы

и Bi

первого

ОС-2.

Код суммы образуется на выходе

второго

ОС-2.

Перенос в следующий старший разряд может происходить

как при сложении цифр данного

разряда

слагаемых,

так

и при

ях импульс

переноса поступает

на вход В 2 второго ОС-2

одновременно

с поступлением на

вход А 2 этого же ОС-2 ко­

низации поступления импульсов на

входы А £ и Вг

и

рассчи­

тывается время задержки импульсов

на линиях ЛЗ- I

и

ЛЗ-2.

близкой к нулю,

до 2Т /Т - период следования

кодовых

им-

пульсов/о

Рассмотрим,

каким образом определяется

время суммиро­

ство, имеющее два канала:

вход-выход суммы

S и вход-выход

переноса С 1 . Обозначим эти каналы через A S

и ВС1 .

Время

задержки импульса в канале

А $ обозначим через

,

в ка­

нале ВС1 - Ь£ , на ЛЗ- I - i>3 и на ЛЗ-2 - ЬА .

Первый кодовый импульс суммы задерживается в

каналах

и А 2 S2 . На выходе

он появится

через

2

после

поступления

на входы At

и

Bf

первых кодовых импульсов

слагаемых.

Если

на

выходе

С

образовался импульс переноса, то

он должен

поступить

на

вход В2

второго ОС-2 одновременно

с поступлением на вход к г

очередного импульса с выхода

i'i +T==ba + i 3 ’

откуда следует,

что время

задержки импульсов на ЛЗ-1

*ir

T + f W

> -

т 1 /

Учитывая необходимость временного

согласования

им­

пульсов,

поступающих на входы А2

и В2

при образовании

импульса

переноса на выходе С2 ,

легко

получить

соотноше­

ние

Л 6 2 /

или

Ь„ = Т - Ь Л .

/163/

При сравнении

выражений /1 6 1 /

и Д 6 3 / видно,

что

во

всех случаях

t

,

а их разность

постоянна

и всег­

да равна

Ь

/16 V

Поскольку всегда

t 3 > £*>линии ЛЗ-1 и ЛЗ-2 можно

объеди­

как ЛЗ-2, а первая часть -

линию задержки с временем за­

держки

Ь1 • .

Общая схема комбинационного сумматора с объединенной

линией

задержки показана на рис.117.

Время суммирования Тх

двух п - разрядных двоичных

12

177

ТГ^ п Т + г Ь1. .

/1 6 5 /

тельного действия

Такой сумматор предназначается для складывания или вы­

читания

двух чисел, поступающих на его входы. Сумматор ра­

ботает

в дополнительном коде, причем команды сложения

или

вычитания

подаются из программы. Сложение производится

обычным порядком.

Операция вычитания заменяется сложением чисел,

при

этом вычитаемое преобразуется в дополнительный код,

т .е .

прямой код

числа инвертируется, и в младший разряд прибав­

ряд множителя и полученные частные произведения

сложить.

При этом частные

произведения должны быть сдвинуты на один

разряд относительно друг друга в соответствии

с

умножени­

ем на 1-й разряд

множителя, на 2-й разряд и т

.д .