книги из ГПНТБ / Бирюков Н.Е. Основы электронной вычислительной техники

На второй вход схемы И-2 сигнал поступит с выхода инвер­ тора НЕ, так как на его вход не поступит сигнал со схемы И-1. Таким образом, сигнал с выхода схемы ИЛИ через схему И-2 прой­ дет на выход 5. На выходе С' сигнал не появится, так как на вы­ ходе схемы И-1 сигнала нет.

Если одновременно подать сигналы на входы А и В, то на вы­ ходе схемы И-1, а значит, и на выходе С' сумматора появится сигнал единицы переноса. Этот же сигнал через инвертор НЕ за­ кроет схему И-2, которая не пропустит на вход 5 сигнал, образо­ вавшийся на выходе схемы ИЛИ.

2. Одноразрядные сумматоры на три входа — ОС-3

Одноразрядный сумматор на три входа — ОС-3— предназна­ чается для суммирования трех одноразрядных двоичных чисел, одновременно поступающих на его входы. На рис. 62 видно, что ОС-3

В соответствии с данными таблицы работа одноразрядного сум­ матора на три входа может быть описана следующими логиче­ скими выражениями:

5 = А ВС + (А + В + С) { Ш + JC + B C );

С'=АВ + АС + ВС+АВС.

100

Эти логические выражения расшифровываются так:

— сигнал на выходе S появляется тогда, когда на всех входах АВС или на одном из них — А или В, или С имеются сигналы; сигнала нет на выходе S, когда входные сигналы имеются на ка­ ких-либо двух входах — А В, ВС или АС;

— сигнал на выходе С' появляется только тогда, когда вход­ ные сигналы имеются одновременно на всех или на двух любых входах — АВ, АС или ВС.

Сумматор ОС-3, блок-схема которого приведена на рис. 63, со­ держит пять схем И, три схемы ИЛИ и одну схему НЕ. Он обеспе­ чивает полное соответствие сигналов на выходе всем комбинациям входных сигналов. Схема работает следующим образом. При от­ сутствии сигналов на трех входах на обоих его выходах сигналов нет. Если на один из входов А, В или С подать сигнал, соответ­ ствующий коду 1, то на выходе схемы ИЛИ образуется сигнал, ко­

торый поступит на один из входов схемы И-5. При этом на выхо­ дах И-1, И-2 и И-3 сигнала не будет, и'схема НЕ останется в от­ крытом состоянии. Сигнал с выхода схемы ИЛИ-1 через И-5 пройдет на выход S.

Рис. 63

Если подать два любых сигнала одновременно, то появится только сигнал переноса С', так как посредством инвертора НЕ схема И-5 будет закрыта.

Если подать одновременно все три сигнала — А, В и С, то обра­ зуется сигнал переноса С', и сигнал на выходе 5 поступит через схему И-4 и схему ИЛИ-3.

Одноразрядный сумматор на три входа можно составить из двух сумматоров ОС-2, Схема такого сумматора показана на рис. 64.

101

Этот сумматор также обеспечивает полное соответствие сигна­ лов на выходе всем комбинациям входных сигналов.

А

В

С

Рис. 64

§ 30. МНОГОРАЗРЯДНЫЕ КОМБИНАЦИОННЫЕ СУММАТОРЫ

Рассмотренные выше одноразрядные сумматоры на два или три входа составляют основу комбинационных сумматоров.

Количество одноразрядных сумматоров в комбинационном сумматоре зависит от способа ввода разрядов слагаемых. При па­ раллельном вводе разрядов слагаемых количество ОС-2 и ОС-3 наибольшее, при последовательном вводе — наименьшее. Однако скорость суммирования при параллельном вводе разрядов слагае­ мых значительно больше, чем при последовательном.

1. Комбинационный сумматор с параллельным вводом разрядов слагаемых и последовательным переносом

В комбинационном сумматоре ЭЦВМ с параллельным вводом разрядов каждому разряду чисел соответствует свой одноразряд­ ный сумматор, который складывает три цифры. Две из них стоят в одинаковых разрядах, а третья переносится из предыдущего младшего разряда. Сумматор должен дать цифру суммы и цифру переноса. Перенос из «-го разряда производится непосредственно в линию (тг-ф-1) -го разряда суммы.

Блок-схема комбинационного сумматора с параллельным вво­ дом разрядов слагаемых и последовательными переносами, со­ ставленного на ОС-3 и рассчитанного на сложение двух «-разряд­ ных чисел, показана на рис. 65.

В состав сумматора входят п одноразрядных сумматоров ОС-3,

ппар входных вентилей В г и « + 1 выходных вентилей В2. Входные вентили В\ служат для одновременной подачи кодовых

импульсов слагаемых на входы каждого ОС-3. Синхронизация ко­ довых импульсов достигается подачей на вторые входы вентилей синхронизирующих импульсов СИ.

На входы А \\ В каждого ОС-3 с выходов соответствующей пары вентилей £j подаются кодовые импульсы данного разряда,

102

из данного разряда в следующий складывается из двух составляю­ щих: частичного переноса, образуемого в данном разряде, и пере­ носа из предыдущего разряда. В таком сумматоре на каждый раз­ ряд, кроме младшего, требуется по два ОС-2. Если складываются* два числа —

У С У - /j • • • . X 3 У 2 У 1>

и

У = Уп • • • ■Ут у и

сумма которых равна

z = z„ - , x- zn . . . . z 3 z 2 z v

то распределение кодовых импульсов слагаемых и их суммы но входам и выходам ОС-2 происходит так, как показано на рис. 66. Кодовые импульсы соответствующих слагаемых х и у подаются на входы А и В первых (верхних) ОС-2, выход суммы Si соединен со входом Л2 второго ОС-2, на второй вход которого В2 поступает им­ пульс переноса С с соседнего младшего разряда.

Рис. 66

Выходы переносов С' и С’ обоих ОС-2 посредством схемы ИЛИ

объединяются в общий выход переноса С' данного разряда. Таким образом, в сумматоре параллельного действия на ОС-2

сначала суммируются поразрядно цифры слагаемых, а затем к цифрам полученной суммы прибавляются переносы из соседних младших разрядов. Такая последовательность обеспечивает наи­ большее быстродействие сумматора при последовательных пере­ носах.

2.Комбинационный сумматор с параллельным вводом разрядов слагаемых и параллельным переносом

На рис. 67 представлена блок-схема комбинационного сумма­ тора с параллельным вводом разрядов слагаемых и параллельным (сквозным) переносом, Он отличается от сумматора только что

104

рассмотренного типа тем, что в нем наряду с параллельным вво­ дом разрядов имеется еще сквозной перенос, обеспечивающий пе­ редачу импульса переноса сразу через все разряды, стоящие в «единице». Параллельный перенос может быть реализован в ком­ бинационном сумматоре, построенном на ОС-2. Для этого в каж­ дый разряд сумматора, кроме младшего, включаются два ОС-2: один для суммирования цифр данного разряда слагаемых, другой для образования действительного значения этого же разряда суммы.

В состав сумматора входят также вентили, образующие цепь параллельного переноса. Схема, изображенная на рис. 67, рассчи­ тана на суммирование двух четырехразрядных двоичных чисел. Кодовые импульсы слагаемых подаются на входы первого каскада

Рис. 67

■ Рассмотрим работу элементов сумматора при сложении двоич­ ных чисел х = 1011 и у —1101.

При подаче кодовых импульсов этих чисел на входы ОС-2 пер­ вого каскада импульсы переноса образуются на выходах ОС-21 и ОС-24. Импульс переноса с ОС-24 поступает непосредственно в цепь пятого разряда суммы, а импульс переноса с выхода ОС-2i — в цепь параллельного переноса. Так как на выходах ОС-22 и ОС-2л возникли импульсы кода 1, импульс переноса с выхода ОС-2х про­ ходит через вентили В\ и В2, поступая на входы второго каскада сумматоров ОС-26 и ОС-2-,. Поэтому в выходных цепях второго и третьего разрядов суммы, как и в цепи первого разряда, появляет­ ся сигнал «0».

В результате суммирования образовалось число Z= 11000', т. е. сумме х и у.

105

Комбинационные сумматоры с параллельным переносом разря­ дов отличаются большим быстродействием по сравнению с комби­ национными сумматорами, в которых осуществляются последова­ тельные переносы.

§ 31. КОМБИНАЦИОННЫЕ СУММАТОРЫ С ПОСЛЕДОВАТЕЛЬНЫМ ВВОДОМ РАЗРЯДОВ СЛАГАЕМЫХ

В комбинационном сумматоре последовательного действия сло­ жение двух чисел осуществляется с помощью одного одноразряд­

обычно используются линии задержки ЛЗ. регистры для хранения чисел слагаемых и суммы и вентили Ви В2 и Вя. При помощи вен­ тилей В ь В2 и Вз достигается синхронизация поступления кодовых импульсов слагаемых и суммы, управляемых синхронизирующими импульсами СИ. Частота синхронизирующих импульсов равна общей тактовой частоте машины. Входы х и у в ОС-3 используются для последовательного ввода разрядов слагаемых. Вход С в ОС-3 через линию задержки ЛЗ соединен с его же выходом переноса С' и используется для ввода кодов переноса из младших разрядов в соседние старшие. Линия задержки в цепи переноса рассчитана так, чтобы кодовый импульс переноса, образующийся при 'сложе­ нии цифр п-го разряда слагаемых, поступал на вход С одновре­ менно с поступлением на вход х и у кодовых импульсов цифр (/?.—[—1) -го разряда слагаемых.

Рис. 68

1ашш образом, чтобы сумматор работал правильно, необхо­ димо добавлять к цифрам данного разряда цифру переноса, кото­ рая образуется во время предыдущего такта сложения.

Чтобы сигнал переноса, образовавшийся в результате сложе­ ния данных разрядов слагаемых, смог вступить во взаимодействие с сигналами следующего старшего разряда слагаемых, в цепь пе­ реноса включается линия задержки, которая хранит поступивший в нее импульс переноса до момента поступления на входы сумма­ тора сигналов от следующих разрядов,

106

Если обозначить время прохождения импульса в ОС-3 — tn, то время задержки импульса в линии задержки ta будет равно

выми импульсами чисел. Обычно это время называется временем одного рабочего такта и обозначается буквой Т.

Процесс образования суммы двух чисел считается закончен­ ным в момент появления на выходе 5 сумматора последнего кодо­ вого импульса суммы. При «-разрядных слагаемых сумма может быть («—(—1) -разрядным числом. Последний старший разряд воз­ ник в результате переноса за время t3 задержки импульса в ЛЗ. Время суммирования двух «-разрядных двоичных чисел в сумма­ торе с последовательным вводом разрядов слагаемых на ОС-3 равно

Т у: = п{Т-\-1п) .

Время прохождения импульса в сумматоре (/„) значительно меньше времени одного такта (Г). Поэтому приближенно можно считать, что время суммирования Т v = nT.

Если рабочая частота сумматора равна 200 кгц, то для сложе­ ния двух 36-разрядных чисел требуется время

Tv =2оШю ’ 36 = 180 мксек.

В сумматоре последовательного действия процесс вычисления двух «-разрядных чисел происходит, примерно, в « раз медленнее, чем в сумматоре параллельного действия.

§ 32. ПАРАЛЛЕЛЬНЫЕ НАКАПЛИВАЮЩИЕ СУММАТОРЫ

Накапливающие сумматоры состоят из триггерных схем, коли­ чество которых определяется количеством разрядов слагаемых. Накапливающие сумматоры бывают только параллельного дей­ ствия, т. е. все разряды чисел поступают в сумматор одновре­ менно.

В отличие от комбинационного сумматора, где цифры частной суммы образуются при одновременном поступлении на входы цифр слагаемых, в накапливающем сумматоре в каждой триггерной ячейке эта операция рассчитана на последовательный ввод соот­ ветствующих разрядов слагаемых. Образующаяся сумма как бы накапливается на счетных ячейках сумматора. Отсюда и назва­ ние — накапливающий сумматор.

Наиболее широкое применение получили накапливающие сум­ маторы с последовательным и с параллельным (или сквозным) пе­ реносом разрядов слагаемых. Рассмотрим работу этих сумматоров.

Ю7

1. Н а к а п л и в а ю щ и й су м м а т о р с п о с л е д о в а т е л ь н ы м п е р е н о с о м

Накапливающий сумматор с параллельным вводом разрядов слагаемых и последовательным переносом показан на рис. 69. В его состав входят триггеры, линии задержки с усилителем, а так- -. же входные и выходные вентили. Каждый триггер сумматора вы­ полняет две основные функции: суммирование цифр в данном раз­ ряде и регистрацию, т. е. храпение цифры суммы этого же раз­ ряда. Схема триггера работает в сумматоре в режиме счетного

входа.

КШЧ

Если сумматор предназначен для сложения чисел с фиксиро­ ванной запятой перед старшим цифровым разрядом, то в его со­ став включается п + 2 триггера (где п — количество цифровых раз­ рядов слагаемых, а два триггера отводятся для получения знака суммы, так как слагаемые при сложении чисел представляются обычно в модифицированном коде). В каждом разряде от млад­ шего к старшему идут цепи переноса через ЛЗ (последние служат для того, чтобы обеспечить подачу переноса в следующий старшин разряд после того, как в нем закончатся переходные процессы от сложения двух разрядов слагаемых).

Триггер старшего разряда знака Т3н2 через линию задержки, включенную в цепь циклического переноса, соединен с триггером

108

младшего цифрового разряда Тх для суммирования слагаемых в обратном модифицированном коде. Образующийся при переносе импульс переноса, как правило, усиливается усилителем.

Рассмотрим работу накапливающего сумматора, представлен­ ного на рис. 69. Предварительно все триггеры сигналом на шину «сброс» устанавливаются в положение «О». Слагаемые подаются на сумматор всеми своими разрядами последовательно одно за другим через входные вентили В0, управляемые управляющими импульсами УИХ. При этом происходит следующее. Если в данном разряде первого слагаемого имеется нуль, а в разряде второго — единица, то пришедший на вход триггера импульс переведет триг­ гер из состояния «О» в состояние «1». Если же в данном разряде обоих слагаемых имеются единицы, то импульс переведет триггер из состояния «1» в состояние «О», при этом образуется импульс пе­ реноса, который через линию задержки поступит на вход триггера следующего старшего разряда.

Если импульс переноса подается на вход триггера, который после суммирования цифр слагаемых своего разряда находится в состоянии «1», то он переведет триггер в состояние «О», вызывая дальнейший перенос.

В рассматриваемом сумматоре числа алгебраически склады­ ваются представленными в обратном коде. Сумма их также будет представлена обратным кодом, поскольку в сумматоре осущест­ вляется циклический перенос. Выдавать же значение суммы в дру­ гие устройства необходимо только в прямом коде. Поэтому, в сум­ матор включены две группы выходных вентилей В х и В2. Вентили

триггеры находятся в состоянии «1». Поэтому они являются вен­ тилями прямого кода. Вентили В2 подключены к левым выходам триггеров, они отперты, когда соответствующие им триггеры нахо­ дятся в состоянии «О», и, следовательно, являются вентилями обратного кода.

Выдачей прямого кода суммы в другие устройства через кодо­ вые шины чисел (КШЧ) управляют вентили Вя и В4, подключен­ ные к выходам триггера старшего разряда знака Т3н2.

Вентиль Вя отперт в том случае, когда триггер Т3н2 находится в состоянии «О», а вентиль ВА— когда триггер Т3н2 находится в состоянии «1». Управляющий импульс суммы (УЯ3) подается сразу на оба вентиля Вя и В4. Проходя через один из них, отпертый в со­ ответствии со значением знака суммы, этот импульс поступает на формирователь Ф, а затем — на входы вентилей В х и В2, обеспе­ чивая выдачу прямого кода.суммы в другие устройства.

При сложении чисел с фиксированной запятой необходимо после получения суммы проверить, не переполнилась ли разрядная сетка. Переполнение разрядной сетки характеризуется призна­ ком ср, для выработки которого используется отдельный триг­ гер Гер. Для проверки признака ср на входы вентилей В5 и В6, под­

109