Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Скачиваний:
12
Добавлен:
12.02.2015
Размер:
139.78 Кб
Скачать

Лабораторная работа № 4

Наименование работы

Разработка схем контроля четности, равнозначности кодов и сравнения двоичных чисел

Цель работы

  • изучить математические модели схем контроля четности, равнозначности кодов и сравнения двоичных чисел;

  • изучить типовое применение схем;

  • реализовать тестопригодное устройство контроля четности, равнозначности кодов и сравнения двоичных чисел в соответствии с вариантом;

  • закрепить методику формирования тестовых сигналов для разрабатываемого устройства;

  • изучить методику симуляции (верификации);

  • изучить методику валидации устройства на стенде Flex8000.

Задание к лабораторной работе

  1. Общее задание к лабораторной работе:

  • составьте математические модели (аналитические, табличные) схем (контроля четности, равнозначности кодов) для заданного n;

  • оптимизируйте математические модели схем (аналитически, табличным методом);

  • синтезируйте тестопригодные VHDLмодели схем;

  • синтезируйте тестовые сигналы для контроля работоспособности устройств;

  • подготовьте исходные данные для конфигурирования FLEX8000;

  • приведите результаты выполнения лабораторной работы на FLEX8000.

  1. Варианты заданий для схемы контроля четности

Вариант

Разрядность данных

(n)

1

3

2

4

3

5

4

6

5

7

6

6

7

5

8

4

9

3

10

4

11

5

12

6

  1. Варианты заданий для схемы равнозначности кодов

Вариант

Разрядность данных

Схема сравнения

1

2

=

2

3

>

3

4

<

4

3

<

5

2

>

6

4

=

7

3

>

8

4

>

9

3

=

10

2

<

11

3

<

12

4

=

3. Разработайте и реализуйте схемы функционального тестирования для заданий 2 и 3.

Перечень используемого оборудования и по

1. Разработка VHDLмодели цифровой системы должна проводиться в средеGHDL

2. Для валидации VHDLмодели цифровой системы необходимо использовать целевое устройство - лабораторный макетFLEX8000 (target).

3. Для визуального контроля за формой сигнала и оценки временных параметров необходимо использовать аналоговый осциллограф С1-93.

4. Разработка VHDLмодели цифровой системы должна проводиться наIBMсовместимых ПК с использованием операционной системыWindowsXP(host PC).

5. Отчет по лабораторной работе оформляется в OpenOffice.

6. Принципиальная схема устройства составляется в KiCAD.

Краткие теоретические сведения Математические модели схем контроля четности, равнозначности кодов и сравнения двоичных чисел

Рассматриваемые схемы применяются для выработки управляющих воздействий на основе сравнения двух совокупностей данных.

Схемы контроля четности

Функция

называется функцией четности, так как=1 только при четном числе аргументовIp, равных единице.

Функция называется функциейнечетности.

Обозначение схем контроля четности на функциональных схемах - М2.

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.

Соседние файлы в папке лабораторные