- •23.05.05(190901.65) – «Системы обеспечения движения поездов»
- •Санкт-Петербург
- •Содержание
- •Введение
- •Арифметические и логические основы эвм
- •Системы счисления
- •1.2. Системы счисления, используемые в мпт
- •1.3. Преобразование чисел в различные системы счисления
- •- Метод подбора;
- •1.5. Кодирование чисел в машине
- •1.6. Сложение чисел в машинах с фиксированной запятой
- •1.7. Логические основы эвм
- •1.7.1. Основные понятия алгебры логики
- •1.7.2. Системы логических элементов эвм
- •Контрольные вопросы (тест)
- •Управляющий блок
- •Программа
- •Выработка cu последова-
- •Выполнение операции
- •2.2. Программная модель микропроцессора Программная модель имеет второе название регистровая структура.
- •2.3. Понятие о состоянии процессора (программы). Вектор слова состояния.
- •2.4. Система команд микропроцессора кр1821вм85а. Классификация команд по назначению.
- •2.5. Структура и формат команды.
- •Операционная часть Адресная часть ля фиксации этой информации в коде команды выделяются определенные разряды или поля. Общая структура команды имеет вид:
- •2.7. Информационный обмен при выполнении команд различных типов
- •Признак «Чт» mem r на шу
- •Передача адреса 0802н из рс на ша
- •Признак «Зп» mem w на шу
- •2.8. Команды передачи управления
- •2.9. Типы программ
- •Циклические программы содержат части, которые могут повторяться многократно при различных начальных условиях. Такие повторяющиеся части называются телом цикла.
- •Принципы организации системы прерываний
- •Контрольные вопросы (тест)
- •Библиографический список
- •3.1.Программируемый таймер
- •Рг режима
- •Каналы счета содержат 16-разрядные независимые счетчики; счет осуществляется вычитанием 1 из загруженного начального значения.
- •Режим 0 – программируемая задержка
- •3.2. Программируемый параллельный интерфейс
- •Буфер данных Канал а (7-0) ка(7-0)
- •Канал с
- •Режим 0 0 0
- •Ка ввод 1
- •Кс ввод 1
- •3.3. Программируемый последовательный интерфейс (универсальный синхронно-асинхронный приемо-передатчик усапп)
- •Буфер пе-
- •Буфер приемника
- •Запрещено 0 1
- •Запрещен х 0
- •3.4. Программируемый контроллер прерываний
- •Регистр маски прерывания
- •3.5.Контроллер прямого доступа к памяти
- •Основные понятия об интерфейсе
- •Библиографический список Вопросы к экзамену
- •Приложение 2 Варианты заданий по теме «Кодирование числе в машине» Вариант 1
- •Вариант 2
- •Вариант 3
- •Вариант 4
- •Вариант 5
- •Вариант 6
- •Вариант 7
- •Вариант 8
- •Вариант 9
- •Вариант 10
- •Вариант 11
- •Вариант 12
- •Вариант 13
- •Вариант 14
- •Вариант 15
- •Вариант 16
- •Вариант 17
- •Вариант 18
- •Вариант 19
- •Вариант 20
- •Вариант 21
- •Вариант 22
- •Вариант 23
- •Вариант 24
- •Вариант 25
- •Вариант 26
- •Вариант 27
- •Вариант 28
- •Приложение 3
- •Варианты заданий по теме
- •«Сложение чисел с фиксированной запятой»
- •Приложение 4
- •Варианты заданий на лабораторные работы по теме «Линейные программы»
- •Задание на учебную программу 1.
- •Приложение 5 Варианты заданий на лабораторные работы по теме «Разветвляющиеся программы» Задание на учебную программу 2.
- •Вариант 2
- •Вариант 4
- •Приложение 7 Варианты заданий на лабораторные работы по теме «Итоговые программы» Задание на учебную программу 4
- •Вариант 1
- •Вариант 13
- •Приложение 7 Система команд мп кр1821вм85а
- •Микропроцессоры. Особенности архитектуры.
- •Типовая архитектура микропроцессорной системы
- •Выработка cu последова-
- •Выполнение операции
- •Классификация команд по назначению.
- •Структура и формат команды.
- •Операционная часть Адресная часть ля фиксации этой информации в коде команды выделяются определенные разряды или поля. Общая структура команды имеет вид:
- •Библиографический список
- •Система команд простейшего мп
- •Прикладное программирование и основы микропроцессорной техники
Основные понятия об интерфейсе
Согласно ГОСТу под стандартным интерфейсом понимается совокупность унифицированных аппаратных программных и конструктивных средств, необходимых для реализации взаимодействия различных функциональных элементов в автоматизированных системах сбора и обработки информации при условиях, предписанных стандартом и направленных на обеспечение информационной, электрической и конструктивной совместимости указанных элементов.
Основные функции интерфейса – обеспечение информационной, электрической и конструктивной совместимости.
Информационная совместимость – это согласованность взаимодействия функциональных элементов системы в соответствии с совокупностью логических условий.
Логические условия определяют:
структуру и состав унифицированного набора шин;
набор процедур по реализации взаимодействия и последовательность их выполнения для различных режимов;
3) способ кодирования и форматы данных, команд, адресной информации и информации состояния;
4) временные соотношения между управляющими сигналами, ограничения на их форму и взаимодействия.
Условия информационной совместимости определяют объем и сложность схемотехнического оборудования и ПО, пропускную способность и надежность интерфейса.
Электрическая совместимость – это согласование статических и динамических параметров электрических сигналов в системе шин.
Условия электрической совместимости определяют:
тип приемопередающих элементов;
соотношения между логическими и электрическими состояниями сигналов и пределы их изменения;
коэффициенты нагрузочной способности приемопередающих элементов;
допустимую длину линии и порядок ее подключения к разъемам;
требования к источникам питания и к помехоустойчивости.
Условия электрической совместимости влияют на скорость обмена данными, конфигурацию размещения устройств, на предельно допустимое число подключаемых устройств.
Обычно большинство условий электрической совместимости регламентируется стандартом.
Конструктивная совместимость – это согласованность конструктивных элементов интерфейса для обеспечения механических и электрических соединений.
Условия конструктивной совместимости определяют типы внешних и внутренних соединительных элементов, конструкцию печатных плат, модулей, стоек и т.д.
Под стандартными понимают такие интерфейсы, которые приняты и рекомендованы в качестве обязательных отраслевыми, государственными стандартами, различными международными комиссиями или крупными зарубежными фирмами.
Соединение модулей системы осуществляется цепями, которые называются линиями интерфейса.
Линии сгруппированные по функциональному признаку, называются шинами интерфейса.
Совокупность всех шин образует магистраль интерфейса.
Устройства, подключаемые к каналу с помощью интерфейса, называются абонентами.
Основные линии интерфейса ввода-вывода приведены на рис.16.
К а н а л
К о н т р о л л е р
Линии
управ-
ления
Линии
иденти-
фикации
Шина
або-
нента
Щина
канала
Рис.16. Основные линии и шины интерфейса
Шина канала служит для передачи информации от канала к абоненту, по ней передаются коды команд канала, адреса ПУ и байты данных.
Шина абонента обеспечивает передачу информации от абонента в канал. По ней передаются байты данных, адрес ПУ и информация о состоянии абонента.
Линии идентификации служат для указания типа информации, передаваемой по шинам канала и абонента.
Линии управления используются для управления порядком взаимодействия канала и ПУ во время операции ввода-вывода.
Данные по линиям интерфейса могут быть переданы в последовательном и параллельном коде. Соответственно различают последовательные и параллельные интерфейсы.
Основные характеристики интерфейсов:
Пропускная способность. Количество информации, которое может быть передано через интерфейс в единицу времени.
Максимальная длина линий связи. Максимальная удаленность источников и приемников информации.
Разрядность интерфейса. Максимальный размер информационного элемента, который может быть передан через интерфейс.
Общее число линий в интерфейсе.
Классификация интерфейсов.
По функциональному назначению:
Интерфейсы можно разделить на следующие основные классы: машинные или системные; периферийного оборудования; мультимикропроцессорных систем; распределенных вычислительных систем и локальных сетей.
Машинные интерфейсы предназначены для организации связей между составными компонентами ЭВМ и систем.
Интерфейсы периферийного оборудования выполняют функции сопряжения процессоров, контроллеров с УВВ, измерительными приборами, исполнительными механизмами, аппаратурой передачи данных и внешними запоминающими устройствами.
Интерфейсы мультимикропроцессорных систем представляют собой магистральные системы сопряжения, ориентированные на объединение в единый комплекс нескольких процессоров, модулей ОЗУ, контроллеров ВЗУ.
Интерфейсы распределенных ВС предназначены для интеграции средств обработки информации, размещенных на значительном расстоянии.
Интерфейсы локальных вычислительных сетей ориентированы на использование в системах различного функционального назначения.
По конструктивному исполнению интерфейсы можно разделить на четыре категории:
1) межблочные, обеспечивающие взаимодействие компонентов на уровне прибора, автономного устройства, блока, стойки, шкафа:
2) внутриблочные, обеспечивающие взаимодействие на уровне плат, субблоков;
3) внутиплатные, обеспечивающие взаимодействие между интегральными схемами на печатной плате;
4) внутрикорпусные, обеспечивающие взаимодействие внутри СБИС
К интерфейсам микропроцессорных систем, которые предназначены для работы в системах реального времени, предъявляются повышенные требования в отношении простоты, гибкости быстродействия. Для таких систем характерен общий интерфейс, при котором один и тот же набор линий обеспечивает связь между процессором, основной памятью и периферийными устройствами. Для всех передач информации между любыми устройствами используются одни и те же линии, процедуры, команды, управляющие сигналы. Такой интерфейс называется интерфейс «общая шина». Передача информации между устройствами выполняется в режиме разделения во времени интерфейса.
В микропроцессорных системах используется модификация этого интерфейса «Q-шина». Интерфейс был разработан фирмой DEC (США).
Упрощенная структура интерфейса приведена на рис.17.
А / Д
У
М
МП
М
МП
П А
Р Р
О Б
Ц И
Е Т
С Р
С
О
Р
КПД
КПД
КПД
ПУ
ПУ
ПУ
ПУ
ЗПД РПД ЗП7ЗП6
ЗП5
ЗП4
РП
Рис. 17. Упрощенная структура интерфейса Q-шина
МП –модули памяти
КПД – контроллер прямого доступа к памяти
ПУ – периферийные устройства
А / Д – адрес / данные
ЗПД – запрос прямого доступа
РПД – разрешение прямого доступа
РП – разрешение прерывания
Интерфейс «Q-шина» имеет 42 линии, которые разбиты на следующие группы:
1. группа линий для передачи данных и адреса А / Д, которая объединяет – мультиплескируемую шину адрес/данные, состоящую из 16 двунаправленных линий, по которым может производиться обмен 16-разрядными адресами ли данными;
- две мультиплесированные двунаправленные линии четность памяти/адрес, при считывании по этим линиям передается сигнал ошибки по четности, вызывающий внутренне прерывание;
- четыре дополнительные адресные линии.
2. группа линий управления У, объединяющая:
- шесть линий управления передачей адреса и данных: синхронизация, строб входной информации, строб выходной информации, запись байта, выбор периферийного устройства, ответ;
- шесть линий системного управления: питание в норме, постоянное напряжение в норме, инициализация, останов процессора, регенерация памяти.
3. группа линий управления прерываниями и прямым доступом к памяти, которая содержит:
- линии запросов прерывания ЗП4 – ЗП7 и линия разрешения прерывания РП;
- три линии управления прямым доступом к памяти, запрос прямого доступа (ЗПД), разрешение прямого доступа (РПД), подтверждение разрешения прямого доступа.
Протокол процедуры прерывания и арбитража.
ПУ выставляет запрос прерывания ЗП.
2. Схема арбитража в процессоре, восприняв ЗП, выставляет сигнал строб входной информации как подтверждение приема ЗП, производит арбитраж запросов и выдает сигнал разрешение прерывания РП.
3. Первое на пути распространения сигнала РП периферийное устройство, выставившее запрос прерывания, блокирует его дальнейшее распространение и снимает сигнал запроса, посылает сигнал ответа, а затем выставляет на линиях четность/адрес памяти адрес вектора прерывания.
4. Процессор принимает адрес вектора прерывания, последовательно снимает сигналы строб входной информации и разрешение прерывания РП.
5. Процессор снимает с линий четность/ адрес памяти адрес вектора прерывания.
6. Процессор реализует прерывание текущей программы и переход к прерывающей программе.
Интерфейс «мультишина».
Интерфейс «мультишина» широко применяется в устройствах и системах, которые используют микропроцессоры К8080 и К1810. Этот интерфейс может работать как с 8-разрядными, так и с 16-разрядными микропроцессорами. Имеются средства расширения адресного пространства интерфейса.
Упрощенная структура интерфейса приведена на рис.18.
РПД0
З
Арбитр
ПД0
ЗПД7
ФСИ
МП
адрес
данные
управление
подтверждение прерывания
БПП
ОП
ПУ
ПУ
Рис.18. Упрощенная структура интерфейса «мультишина»
МП – микропроцессор
ФСИ – схема формирования сигналов интерфейса
ЗПД0 – ЗПД7 – запрос прямого доступа
РПД0 – РПД7 – разрешение прямого доступа
БПП – блок приоритетных прерываний
ОП – оперативная память
ПУ – периферийные устройства
Всего в интерфейсе 72 линии, которые сгруппированы в три основные шины: шина адреса (16 линий для адресации памяти плюс 4 резервных); шина данных (8 двунаправленных линий плюс 8 резервных для работы с 16-разрядным микропроцессором) шина управления (36 линий).
В интерфейсе выполняются операции (приказы): «Чтение» и «Запись» с устройствами памяти, «Ввод» и «Вывод» с периферийными устройствами.
Процедура арбитража производится по отношению к запросам прямого доступа к памяти и выполняется арбитром. В процедуре параллельного арбитража используются восемь линий запросов прямого доступа и соответственно восемь линий разрешения прямого доступа.
При арбитраже каждое устройство выставляет ЗПД на собственную линию запроса. Арбитр сравнивает приоритеты запросов и выдает разрешения прямого доступа самому приоритетному устройству по индивидуальной линии.